JPH10511470A - 試験可能回路及び試験方法 - Google Patents
試験可能回路及び試験方法Info
- Publication number
- JPH10511470A JPH10511470A JP9515652A JP51565297A JPH10511470A JP H10511470 A JPH10511470 A JP H10511470A JP 9515652 A JP9515652 A JP 9515652A JP 51565297 A JP51565297 A JP 51565297A JP H10511470 A JPH10511470 A JP H10511470A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- test
- register
- signal path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/3167—Testing of combined analog and digital circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2882—Testing timing characteristics
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318594—Timing aspects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318544—Scanning methods, algorithms and patterns
- G01R31/31855—Interconnection testing, e.g. crosstalk, shortcircuits
Abstract
Description
Claims (1)
- 【特許請求の範囲】 1. 正規動作モードと試験モードとの間で切り換え可能な試験可能回路であっ て、 第1及び第2信号路と、 正規動作モードにおいて第1信号路を第2信号路の入力端子に機能的に結合し 、試験モードにおいて第1信号路を第2信号路の入力端子から機能的に切り離す よう構成された接続手段と、 試験点におけるアナログ信号をディジタル信号に変換する検出器と、 該ディジタル信号を試験モード中記憶するとともに回路の出力端子から読み出 すことができるよう構成されたレジスタと、 を具える試験可能回路において、 試験モードにおいて動作し、第2信号路の入力端子にレベル遷移を含む時間的 変化を有する試験信号を発生させる信号発生手段を具え、 前記試験点は第2信号路の出力端子に結合され、第2信号路は時間依存応答を 有し、 前記検出器は、前記試験点の信号レベルが、前記レベル遷移後の所定の時間イ ンターバル中の任意の瞬時にしきい値レベルを超過したかどうか検出し、この超 過をディジタル信号により信号するよう構成されていることを特徴とする試験可 能回路。 2. 前記検出器は、前記試験点における信号レベルがしきい値レベルを超過す るときリセット状態からセット状態に切り換わるように構成され、且つ前記検出 器はリセット入力端子を具えるとともに、該リセット入力端子に結合され、前記 レベル遷移の発生と同期して当該検出器をリセット状態に切り換える手段を具え ることを特徴とする請求項1記載の試験可能回路。 3. 前記試験点と前記レジスタとの間に結合された他の検出器を具え、該検出 器は前記信号レベルが試験瞬時に他のしきい値レベルの予め決められた側に位置 するかどうかを示す他のディジタル信号を発生し、前記レジスタに他の検出結果 を供給し記憶するように構成されていることを特徴とする請求項1又は記載の試 験可能回路。 4. マルチプレクサを具え、前記検出器及び前記他の検出器が該マルチプレク サのそれぞれの入力端子に結合され、該マルチプレクサの出力端子が前記レジス タに結合され、更に、前記ディジタル信号及び前記他のディジタル信号のどちら をマルチプレクサを経て前記レジスタに記憶するか制御する手段も具えることを 特徴とする請求項3記載の試験可能回路。 5. 第1信号路は該信号路の入力端子と前記試験点との間に接続された高域通 過フィルタを具えることを特徴とする請求項1〜4の何れかに記載の試験可能回 路。 6. 前記レジスタはシフトレジスタであり、前記ディジタルシフトレジスタは シフト移送により読み出すことができることを特徴とする請求項1〜5の何れか に記載の試験可能回路。 7. 支持体と、該支持体上に装着された集積回路と、該支持体上に装着され、 集積回路の外部にあって前記第2信号路の一部分を構成するとともに前記集積回 路の接続部に結合されたアナログフィルタ回路とを具え、前記試験点が前記接続 部に結合され、且つ前記集積回路が前記試験点、前記検出器及び前記レジスタを 具えていることを特徴とする請求項1〜6の何れかに記載の試験可能回路。 8. 請求項7に記載された回路用の集積回路。 9. 正規動作モードにおいて機能的に直列に接続される一連の信号路の一部分 を構成する信号路を具える回路を試験する方法において、 回路を、一連の信号路が機能的に分離される試験モードに切り換えるステップ と、 試験信号を信号路の入力端子に発生させ、このとき試験信号にレベル遷移を含 む時間的変化を生じさせるステップと、 前記レベル遷移に応答して、試験点の信号レベルが、前記レベル遷移後の所定 の時間インターバル中の任意の瞬時にしきい値レベルを超過したかどうか検出す るステップと、 検出結果信号をレジスタに記憶するステップと、 結果信号をレジスタから読み出すステップと、 を具えることを特徴とする試験方法。 10. 試験点の信号レベルが前記レベル遷移後の他の瞬時に他のしきい値レベ ルの予め決められた側に位置するかどうか検出するステップと、 他の検出結果信号をレジスタに記憶するステップと、 他の検出結果信号を前記結果信号と一緒にレジスタから読み出すステップと、 を具えることを特徴とする請求項9記載の試験方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP95202835 | 1995-10-20 | ||
NL95202835.5 | 1995-10-20 | ||
PCT/IB1996/001087 WO1997014974A1 (en) | 1995-10-20 | 1996-10-14 | Testable circuit and method of testing |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10511470A true JPH10511470A (ja) | 1998-11-04 |
JP3983807B2 JP3983807B2 (ja) | 2007-09-26 |
Family
ID=8220739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51565297A Expired - Fee Related JP3983807B2 (ja) | 1995-10-20 | 1996-10-14 | 試験可能回路及び試験方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US5781559A (ja) |
EP (1) | EP0807259B1 (ja) |
JP (1) | JP3983807B2 (ja) |
KR (1) | KR100440366B1 (ja) |
DE (1) | DE69637490T2 (ja) |
TW (1) | TW330243B (ja) |
WO (1) | WO1997014974A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101007766B1 (ko) * | 2002-02-11 | 2011-01-14 | 텍사스 인스트루먼츠 인코포레이티드 | 고속 상호 접속 회로 테스트 방법 및 장치 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100496793B1 (ko) * | 1997-09-25 | 2005-09-15 | 삼성전자주식회사 | 직렬테스트패턴회로 |
US6622108B1 (en) * | 1998-02-02 | 2003-09-16 | Koninklijke Philips Electronics N.V. | Circuit with interconnect test unit and a method of testing interconnects between a first and a second electronic circuit |
JP4080550B2 (ja) | 1998-02-05 | 2008-04-23 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 接続テスト方法 |
US6125461A (en) * | 1998-02-19 | 2000-09-26 | International Business Machines Corporation | Method for identifying long paths in integrated circuits |
US6316933B1 (en) | 1999-08-26 | 2001-11-13 | Broadcom Corporation | Test bus circuit and associated method |
ATE286259T1 (de) * | 2001-08-07 | 2005-01-15 | Vehicle Enhancement Sys Inc | System und verfahren zur überwachung von leistungsdaten in bezug auf eine elektrische komponente |
DE10224255B4 (de) * | 2002-05-31 | 2004-05-06 | Infineon Technologies Ag | Speicherbaustein mit einer Speicherzellenanordnung und einer Teststruktur |
EP1464970A1 (en) * | 2003-04-04 | 2004-10-06 | Agilent Technologies Inc | Loop-back testing with delay elements |
FR2943435B1 (fr) * | 2009-03-17 | 2012-01-27 | Thales Sa | Procedes de test integre d'une ligne. |
CN102859880A (zh) * | 2010-04-09 | 2013-01-02 | 爱德万测试(新加坡)私人有限公司 | 用于信号转换器的源同步测试的装置和方法 |
EP2887079A1 (en) * | 2013-12-20 | 2015-06-24 | Electrolux Appliances Aktiebolag | Electronic system and method for testing capacitive circuit lines |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE466875B (sv) * | 1990-08-15 | 1992-04-13 | Ellemtel Utvecklings Ab | Anordning foer att oevervaka matningsspaenningen lokalt paa integrerad krets |
US5610826A (en) * | 1991-04-30 | 1997-03-11 | Texas Instruments Incorporated | Analog signal monitor circuit and method |
US5404358A (en) * | 1993-02-04 | 1995-04-04 | Bull Hn Information Systems Inc. | Boundary scan architecture analog extension |
US5581176A (en) * | 1993-05-24 | 1996-12-03 | North American Philips Corporation | Analog autonomous test bus framework for testing integrated circuits on a printed circuit board |
DE4400194C1 (de) * | 1994-01-05 | 1995-06-01 | Siemens Ag | Schaltungsanordnung zum Aufbereiten analoger Signale für ein Boundary-Scan-Prüfverfahren |
DE4420988A1 (de) * | 1994-06-16 | 1995-12-21 | Philips Patentverwaltung | Verfahren zum Testen einer integrierten Schaltung sowie integrierte Schaltungsanordnung mit einer Testschaltung |
US5610530A (en) * | 1994-10-26 | 1997-03-11 | Texas Instruments Incorporated | Analog interconnect testing |
-
1996
- 1996-10-14 KR KR1019970704346A patent/KR100440366B1/ko not_active IP Right Cessation
- 1996-10-14 JP JP51565297A patent/JP3983807B2/ja not_active Expired - Fee Related
- 1996-10-14 DE DE69637490T patent/DE69637490T2/de not_active Expired - Lifetime
- 1996-10-14 EP EP96931947A patent/EP0807259B1/en not_active Expired - Lifetime
- 1996-10-14 WO PCT/IB1996/001087 patent/WO1997014974A1/en active IP Right Grant
- 1996-10-18 US US08/734,009 patent/US5781559A/en not_active Expired - Lifetime
- 1996-11-11 TW TW085113781A patent/TW330243B/zh not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101007766B1 (ko) * | 2002-02-11 | 2011-01-14 | 텍사스 인스트루먼츠 인코포레이티드 | 고속 상호 접속 회로 테스트 방법 및 장치 |
Also Published As
Publication number | Publication date |
---|---|
EP0807259A4 (en) | 1998-03-11 |
WO1997014974A1 (en) | 1997-04-24 |
DE69637490D1 (de) | 2008-05-21 |
US5781559A (en) | 1998-07-14 |
JP3983807B2 (ja) | 2007-09-26 |
TW330243B (en) | 1998-04-21 |
DE69637490T2 (de) | 2009-06-04 |
KR100440366B1 (ko) | 2004-11-16 |
EP0807259A1 (en) | 1997-11-19 |
EP0807259B1 (en) | 2008-04-09 |
KR987001090A (ko) | 1998-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7890822B2 (en) | Tester input/output sharing | |
US7395479B2 (en) | Over-voltage test for automatic test equipment | |
US4516076A (en) | Fault detection arrangement for relay switching system | |
US4577318A (en) | Self testing detection system for comparing digital signal transition times | |
CN101297209B (zh) | 具有测试电路的模拟ic和用于这种ic的测试方法 | |
JP3983807B2 (ja) | 試験可能回路及び試験方法 | |
EP0144180B1 (en) | Adjustable system for skew comparison of digital signals | |
US7280333B2 (en) | Method and device for short circuit or open load detection | |
US4058767A (en) | Apparatus and process for testing AC performance of LSI components | |
US4342112A (en) | Error checking circuit | |
EP0318575A1 (en) | Programmable level shifting interface device | |
US5043655A (en) | Current sensing buffer for digital signal line testing | |
JP4080550B2 (ja) | 接続テスト方法 | |
KR101955625B1 (ko) | 릴레이 점검 장치 및 점검 방법 | |
JPH03203250A (ja) | 集積回路用モニター装置及びモニター方法 | |
US6765403B2 (en) | Test circuit and test method for protecting an IC against damage from activation of too many current drawing circuits at one time | |
JP3645748B2 (ja) | 半田不良検査装置 | |
SU1709318A1 (ru) | Устройство дл контрол цифровых блоков | |
EP1435004B1 (en) | Test circuit | |
SU1104448A1 (ru) | Устройство дл проверки электронных блоков | |
RU2020498C1 (ru) | Устройство контроля контактирования интегральных схем | |
SU754423A1 (ru) | Устройство для контроля микросхем 1 | |
SU1071979A1 (ru) | Устройство дл диагностики цифровых узлов | |
KR960029801A (ko) | 자동제어 아답터가 부착된 이중 집적회로 성능검사장치 및 그 방법 | |
JPS59198370A (ja) | 3値論理素子の診断方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060522 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060906 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061023 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061006 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070123 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070511 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070511 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070607 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070703 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070705 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |