SE466875B - Anordning foer att oevervaka matningsspaenningen lokalt paa integrerad krets - Google Patents

Anordning foer att oevervaka matningsspaenningen lokalt paa integrerad krets

Info

Publication number
SE466875B
SE466875B SE9002665A SE9002665A SE466875B SE 466875 B SE466875 B SE 466875B SE 9002665 A SE9002665 A SE 9002665A SE 9002665 A SE9002665 A SE 9002665A SE 466875 B SE466875 B SE 466875B
Authority
SE
Sweden
Prior art keywords
voltage
monitor
comparator
circuit
supply voltage
Prior art date
Application number
SE9002665A
Other languages
English (en)
Other versions
SE9002665L (sv
SE9002665D0 (sv
Inventor
T L Haulin
Original Assignee
Ellemtel Utvecklings Ab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ellemtel Utvecklings Ab filed Critical Ellemtel Utvecklings Ab
Priority to SE9002665A priority Critical patent/SE466875B/sv
Publication of SE9002665D0 publication Critical patent/SE9002665D0/sv
Priority to EP91201949A priority patent/EP0471399B1/en
Priority to DE1991609965 priority patent/DE69109965T2/de
Publication of SE9002665L publication Critical patent/SE9002665L/sv
Publication of SE466875B publication Critical patent/SE466875B/sv
Priority to US08/185,145 priority patent/US5498972A/en

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318575Power distribution; Power saving
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16533Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
    • G01R19/16538Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
    • G01R19/16552Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies in I.C. power supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Measurement Of Current Or Voltage (AREA)

Description

15 20 25 30 35 466 875 2 REDOGÖRELSE FÖR UPPFINNINGEN Tekniken enligt ovanstående referens kräver emellertid avsevärd ledningsdragning, och förlitar sig på resistansskillnader på kort och krets, på koppar resp; aluminium. För att klara avbrott i vilket som helst av matníngsstiften, måste härvid dubbla avkännare användas. Vidare krävs medelvärdesbildning och hante- ring av små spänningar.
Syftet med föreliggande uppfinning är att anvisa en förbättrad möjlighet att övervaka spänningsdistributionssystem på kretskort och åstadkomma en förhållandevis enkel och billig anordning för att övervaka matningsspänningen lokalt på integrerad krets efter montage på kretskort, som ger en distinktare indikation av distributionssystemets tillstånd och möjliggör kontroll där det verkligen erfordras på. kretskortet. genom lokal övervakning' av den direkt relevanta storheten, nämligen den momentana matnings- spänningen.
Detta syfte uppnås med en anordning av inledningsvis angivet slag med i patentkravet 1 angivna kännetecken.
Genom att enligt uppfinningen, bygga in matningsspänningsöver- vakningslogik på lämpliga ställen på kretsytan kan således matningsspänningskvalitên kontrolleras där det verkligen behövs under kortprovningen. Brister i spänningsdistributionen leder till ökat matningsspänningsrippel på kretsarna. Övervakningen kan därför med fördel göras med hjälp av en toppvärdesdetektor lämpligen utförd såsom minivärdesdetektor. På detta sätt detek- teras de brister i spänningsmatningsdistributionssystemet vid kretsar, som kan leda till försämrad funktion.
Vid uppfinningen sker toppvärdesmätning med distinktare indika- tion som resultat, dvs. vid uppfinningen registreras den direkt relevanta storheten, nämligen den 'momentana matningsspänningen såsom nämnts ovan.
Med föreliggande uppfinning kan matningsspänningsdistributionen på kretskort således kontrolleras funktionellt. Komplexitets- 10 15 20 25 30 35 3 466 875 tillskottet på kretsen är härvid måttligt. Metodiken ligger i linje med övrig testlogik, nämligen boundary scan. Avbrott i en eller några av flera parallella matningsstift eller avbrott i anslutning av avkopplingskondensatorer detekteras om de leder till skadligt matningsspänningsrippel. Genom att variera ak- tiviteten genom tillförsel av t ex testsignaler av olika storle- kar och utseenden på kretsen och spänningsmatningen till kortet kan man ordna att "larm" erhålles endast från den nwnitor i testutrustningen ingående, som är placerad där matningsspän- ningen är allra sämst. Detta underlättar felsökningen på kortet. enkelt testbara vid Matningsspänningsmonitorerna är vidare komponenttest.
Vid anordningen enligt uppfinningen är sålunda en komparator inrättad att jämföra det av detektorn avkända spänningsvärdet med ett förutbestämt, boundary scan utrustningen är anordnad för utlösning av resulta- fast eller variabelt spänningsvärde och tet av jämförelsen. Referensspänningsvärdet kommer alltså att tjäna såsom "larm"-nivå. Fel i spänningsdistributionen kan lokaliseras genom variation av referensvärdet.
Enklast realiseras komparatorn genom en inverterare med lämplig triggpunkt. Beslutspunkten "utlösning av larm" blir i detta fall något processberoende. Om detta ej är önskvärt kan enligt en ytterligare utföringsform av anordningen enligt uppfinningen komparatorn utgöras av en differentialkomparator. Förutom dessa vilka kan anses två möjligheter att realisera komparatorn, utgöra tvâ extrema ambitionsnivåer, kan det även vara fördel- aktigt att använda en differentialkomparator med spänningsdelare för referensnivån.
Enligt ännu en utföringsform av anordningen enligt uppfinningen kan matningsspänningsmonitorn placeras i närheten av kretsblock med hög strömförbrukning i en funktionalstrategi. För diagnos är det dock bättre, enligt ytterligare en fördelaktig utföringsform av anordningen enligt uppfinningen att anordna spänningsmonitorn vid matningspinnarna där spänningen är förhållandevis stabil vid korrekt lödning. För stora chip med många och tätt placerade matningspinnar kan några monitorer per spänning och chipsida 10 15 20 25 30 35 466 875 4 räcka.
Enligt en annan fördelaktig utföringsform av anordningen enligt uppfinningen är spänningsmonitorn anordnad att aktiveras samti- digt som lämpligt testmönster exekveras under viss tid, varvid Test- mönstret måste köras under en tid av viss längd, eftersom boun- monitorn registrerar lägsta momentana matningsspänning. dary scan inte medger kontinuerlig parallell access.
FIGURBESKRIVNING Såsom exempel valda utföringsformer av anordningen enligt upp- finnignen kommer nu att beskrivas närmare med hänvisning till bifogade ritningar på vilka fig. 1 visar ett blockdiagram över anordningen enligt uppfinningen, fig. 2 två komplementära. ut- föranden av extremvärdesdetektorn i form av en minvärdesdetektor vid anordningen enligt uppfinningen, fig. 3 illustrerar funktio- nen och användningen av minvärdesdetektorn, i två komplementära utföranden, fig. 4 illustrerar ett praktiskt utförande av min- värdesdetektorn vid anordningen enligt uppfinningen och fig. 5 visar en del av' tillståndsgrafen för s.k. boundary scan test excess port controller vid anordningen enligt uppfinningen.
FÖREDRAGEN Urrönmcsronu Anordningen enligt uppfinningen innefattar en spänningsmonitor tillsammans med s.k. boundary scan för utläsning av testresul- taten av det slag som finns beskrivet i IEEE Standard P1l49.1 IEEE Standard Test Access Port and Boundary-Scan Architecture.
Spänningsmonitorn innefattar en toppvärdesdetektor 2, som är anordnad att avkänna den momentana matningsspänningen lokalt på kretsytan, där spänningsövervakning önskas.
Det avkända spänningsvärdet jämförs i en komparatar 4 med ett fast eller varierbart referensvärde och resultatet lagras i en boundary scan cell 6 med utläsningslogik för utskiftning av resultatet enligt boundary scan konceptet, se fig. 1. f: 10 15 20 25 30 35 5 466 '875 Komparatorns 4 referensnivå kan vara fast eller reglerbar, varvid referensvärdet kan regleras för lokalisering av fel i matningsspänningsdistributionssystemet. Referensnivån, som således utgör gräns för om matningsspänningen är godkänd eller ej, är även lämpligen utförd som en larmnivå.
Vid användning av anordningen enligt uppfinningen aktiveras spänningsmonitorn samtidigt som lämpligt testmönster exekveras under en lämpligt lång tid, eftersom boundary scan inte medger kontinuerlig parallell access. Under denna tid registrerar monitorn lämpligen det lägsta momentana värdet på matningsspän- ningen, dvs. toppvärdesdetektorn 2 är, som tidigare nämnts, utförd som en minvärdesdetektor.
Minvärdesdetektorn 2 kan utföras på ett flertal sätt och i fig. 2a och b visas två komplementära utföranden innefattande en transistor 8 resp. 10.
I fig. detektorerna i fig. 2a och b. Härvid anordnas så att kapacitan- 3a och 3b illustreras funktionen och användningen av sen Cl mellan Vcc och utgången "out" dominerar över parasit- kapacitansen Co.
I fig. 4 visas ett praktiskt utförande av en detektor av den i fig. 2a visade typen. Såsom nämnts har detektorn enligt fig. 2b komplementär funktion med avseende på logiska nivåer.
Den i fig. 4 visade detektorn innefattar, förutom transistorn 8, en andra transistor 12, inkopplad mellan Vcc och utgången "out" såsom illustreras i figuren. sätt.
Detektorn fungerar på följande Före mätperiodens början aktiveras reset signalen. Signalen "out" antar därvid spänningen GND, dvs. jordpotential. När reset signalen deaktiveras börjar mätperioden. Härvid kommer spän- ningen i noden "out" att 'vara beroende av' matningsspänningen enligt följande relation G1 V = V + A Vcc (Cl + C2) out out reset 10 15 20 25 30 35 466 875 6 Om Vcc minskar kommer Vout att bli negativ eftersom Vout reset är lika med noll. Vout kan dock ej gå särskilt mycket negativ innan clamping inträder. Beroende på använd teknologi aktiveras härvid endera parasitdioden 14 eller transistorn 8 eller båda vid Vclamp (-1V - 0,5V), se fig. 3a.
Ytterligare minskning av Vcc urladdar därmed kapacitansen Cl, Då Vcc återtar sin nominella spänning blir Ci Vout = Vclamp + (Vcc nom ' Vcc min) ' cl+co Denna spänning kontrolleras i den efterföljande tröskelkompa- ratorn 4.
Komparatorn 4 kan realiseras på ett flertal sätt. Enklast är den utförd som en inverterare med lämplig triggpunkt. Till detta behövs endast två transistorer. Beslutspunkten blir dock något processberoende. Om detta ej är önskvärt kan en differentialkom- parator användas. En referensspänning och åtta till tio transis- torer behövs för att realisera en sådan. Referensspänningen kan tas in på kretsen från kortet eller alstras på chipet, med spänningsdelare eller> i en bounding scan 'kontrollerad D/A-om- vandlare med två till tre bitars upplösning på chipet. Om så önskas kan komparatorn göras latchande.
En vanlig boundary scan cell 6 erfordras vilken finns beskriven i ovannämnda publikation IEEE Standard P1149.1 IEEE Standard Test Access Port and Boundary-Scan Architecture. Utgångsmulti- plexer behövs dock ej eftersom denna länk ej hanterar system- data.
I fig. 5 visas del av tillståndsgrafern för s.k. boundary scan test access port controller (TAP).
Resetsignalen för spänningsmonitorerna genereras då TAP control- lern befinner sig i tillståndet UPDATE. En lämplig signal för reset (HOLDZ) finns redan genererad och distribuerad till dagens boundary-scan carrier.

Claims (9)

466 '875 Patentkrav
1. Anordning för att övervaka matningsspänningen lokalt på integrerad krets efter montage på kretskort, varvid flera parallella matningsspänningsanslutningar är inrättade för till- försel av matningsspänning, vilken anordning innefattar minst en spänningsmonitor samt boundary scan utrustning för utläsning av resultatet av övervakningen, k ä n n e t e c k n a d av att spänningsmonitorn innefattar en extremvärdesdetektor (2) anbrin- gad på det ställe på kretsytan där spänningsövervakning önskas, samt att en komparator (4) är inrättad att jämföra det av detek- torn (2) avkända spänningsvärdet med ett förutbestämt, fast el- ler variabelt, spänningsvärde samt att boundary scan utrustnin- gen (6) är anordnad för utläsning av resultatet av jämförelsen.
2. Anordning enligt patentkrav 1, k ä n n e t e c k n a d av att extremvärdesdetektorn är anordnad att avkänna momentant minimivärde.
3. Anordning enligt patentkrav 1 eller 2, k ä n n e t e c k- n a d av att en boundary scan kontrollerad D/A-omvandlare är an- ordnad på kretsens chip för att alstra komparatorns referens- spänning.
4. Anordning enligt något av patentkrav 1 - 3, k ä n n e - t e c k n a d av att komparatorn (4) är utförd som en invertera- re med lämplig triggpunkt.
5. Anordning enligt något av patentkrav 1 - 3, k ä n n e - t e c k n a d av att komparatorn (4) är en differentialkompara- tor. ¿
6. Anordning enligt något av patentkrav 1 - 5, k ä n n e - t e c k n a d av att spänningsmonitorn är placerad i närheten av kretsblock med hög strömförbrukning.
7. Anordning enligt något av patentkrav l - 5, k ä n n e - t e c k n a d av att spänningsmonitorn är anordnad vid kretsens spänningsmatningspinnar.
8. Anordning enligt något av patentkrav 1 - 7, k ä n n e - t e c k n a d av att spänningsmonitorn är anordnad att aktive- ras samtidigt som lämpligt testmönster exekveras under viss tid, 466 875 varvid monitorn registrerar lägsta mbmentana matningsspänning.
9. Anordning enligt något av patentkrav 1 - 8, k ä n n e - t e c k n a d av att ett flertal spänningsmonitorer med till- hörande boundary scan utrustning är anordnade på ett flertal ställen på kretsytan där spänningsövervakning önskas.
SE9002665A 1990-08-15 1990-08-15 Anordning foer att oevervaka matningsspaenningen lokalt paa integrerad krets SE466875B (sv)

Priority Applications (4)

Application Number Priority Date Filing Date Title
SE9002665A SE466875B (sv) 1990-08-15 1990-08-15 Anordning foer att oevervaka matningsspaenningen lokalt paa integrerad krets
EP91201949A EP0471399B1 (en) 1990-08-15 1991-07-25 Device for monitoring the supply voltage on integrated circuits
DE1991609965 DE69109965T2 (de) 1990-08-15 1991-07-25 Vorrichtung zur Überwachung der Speisespannung von integrierten Kreisen.
US08/185,145 US5498972A (en) 1990-08-15 1994-01-24 Device for monitoring the supply voltage on integrated circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE9002665A SE466875B (sv) 1990-08-15 1990-08-15 Anordning foer att oevervaka matningsspaenningen lokalt paa integrerad krets

Publications (3)

Publication Number Publication Date
SE9002665D0 SE9002665D0 (sv) 1990-08-15
SE9002665L SE9002665L (sv) 1992-02-16
SE466875B true SE466875B (sv) 1992-04-13

Family

ID=20380165

Family Applications (1)

Application Number Title Priority Date Filing Date
SE9002665A SE466875B (sv) 1990-08-15 1990-08-15 Anordning foer att oevervaka matningsspaenningen lokalt paa integrerad krets

Country Status (3)

Country Link
EP (1) EP0471399B1 (sv)
DE (1) DE69109965T2 (sv)
SE (1) SE466875B (sv)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69637490T2 (de) * 1995-10-20 2009-06-04 Nxp B.V. Prüfbare schaltung und prüfverfahren
FR3020720B1 (fr) 2014-04-30 2017-09-15 Inside Secure Interface de communication avec adaptation automatique au niveau du signal entrant

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8502476A (nl) * 1985-09-11 1987-04-01 Philips Nv Werkwijze voor het testen van dragers met meerdere digitaal-werkende geintegreerde schakelingen, drager voorzien van zulke schakelingen, geintegreerde schakeling geschikt voor het aanbrengen op zo'n drager, en testinrichting voor het testen van zulke dragers.
US4872169A (en) * 1987-03-06 1989-10-03 Texas Instruments Incorporated Hierarchical scan selection
US4860288A (en) * 1987-10-23 1989-08-22 Control Data Corporation Clock monitor for use with VLSI chips
EP0628831B1 (en) * 1988-09-07 1998-03-18 Texas Instruments Incorporated Bidirectional boundary scan test cell
US4875003A (en) * 1989-02-21 1989-10-17 Silicon Connections Corporation Non-contact I/O signal pad scan testing of VLSI circuits

Also Published As

Publication number Publication date
SE9002665L (sv) 1992-02-16
SE9002665D0 (sv) 1990-08-15
DE69109965D1 (de) 1995-06-29
DE69109965T2 (de) 1995-09-21
EP0471399B1 (en) 1995-05-24
EP0471399A1 (en) 1992-02-19

Similar Documents

Publication Publication Date Title
US8754680B2 (en) Power-on-reset circuitry
US7415647B2 (en) Test mode for pin-limited devices
NL8900050A (nl) Inrichting voor het meten van een ruststroom van een geintegreerde monolitische digitale schakeling, geintegreerde monolitische digitale schakeling voorzien van een dergelijke inrichting en testapparaat voorzien van een dergelijke inrichting.
KR960018891A (ko) 셀프테스트 기능을 내장한 싱글칩 마이크로프로세서
KR20100131490A (ko) 프로그래밍 가능한 이득 트랜스 임피던스 증폭기 과부하 복구 회로
EP0340137A2 (en) Method and apparatus for testing three state drivers
KR20070021804A (ko) 온도 검출기, 온도 검출방법, 및 상기 온도 검출기를구비하는 반도체 장치
US20140320155A1 (en) Critical capacitor built in test
US6028431A (en) On-board wiring fault detection device
SE452812B (sv) Fotoelektrisk rokdetektor
US6424513B1 (en) Short circuit protection module
US4618780A (en) Power-off detection circuit for an electronic apparatus
SE466875B (sv) Anordning foer att oevervaka matningsspaenningen lokalt paa integrerad krets
CA2075555A1 (en) Semiconductor protection against high energy transients
US5519335A (en) Electronic tester for testing Iddq in an integrated circuit chip
US6787801B2 (en) Wafer with additional circuit parts in the kerf area for testing integrated circuits on the wafer
US6324040B1 (en) Sensor supply open load detector circuit
DE69224410D1 (de) Integrierte Halbleiterspeicherschaltung mit einem Diskriminator für eine diagnostische Betriebsart
US20190271728A1 (en) Device and method for detecting a number of electrostatic discharges
US7692442B2 (en) Apparatus for detecting a current and temperature for an integrated circuit
KR100311955B1 (ko) 전자회로의기능테스트장치및방법
US11211783B2 (en) Circuit with critical operating condition warning, corresponding device and method
EP0971472A1 (en) Control device with forced operation function and semiconductor integrated circuit device
JPH0658981A (ja) Cmos集積回路の電流検出回路
JP3196756B2 (ja) 半導体集積回路測定装置

Legal Events

Date Code Title Description
NAL Patent in force

Ref document number: 9002665-9

Format of ref document f/p: F

NUG Patent has lapsed

Ref document number: 9002665-9

Format of ref document f/p: F