CN101297209B

CN101297209B - 具有测试电路的模拟ic和用于这种ic的测试方法

Info

Publication number: CN101297209B
Application number: CN2006800396337A
Authority: CN
Inventors: 阿米尔·齐亚约; 亨德里克·J·贝戈弗尔德; 罗杰·F·舒特尔特; 乔斯·德·热苏斯·皮内达·德·于瓦兹
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 2005-10-26
Filing date: 2006-10-20
Publication date: 2011-03-16
Anticipated expiration: 2026-10-20
Also published as: EP1943534A2; WO2007049210A2; US20090134904A1; KR20080069647A; US7671618B2; WO2007049210A3; JP2009513968A; DE602006007726D1; CN101297209A; EP1943534B1; ATE436029T1

Abstract

一种集成电路(IC)，包括多个模拟级(10a-c)，每个模拟级与电源(20；20a-c)导电耦接，并且彼此间通过信号通路(12)导电耦接，和用于对多个模拟级进行测试的测试电路，测试电路包括诸如模拟总线(40)之类的输入装置，其与多个模拟级中的每个模拟级的信号通路输入端耦接；诸如另外的模拟总线(50)之类的输出装置，其用于将测试结果传输至集成电路的输出端；诸如在IC的偏置基本构架中的多个开关(36)之类的开关装置，其用于对模拟级进行选择性禁用；以及诸如移位寄存器(60)之类的控制装置，其用于控制开关装置。因此，在不需要信号通路中的开关通过核心的情况下，可以在隔离状态对IC的模拟级进行测试和调试。在电源中可以提供电流传感器(70)以促进在隔离状态下对模拟级进行结构测试。

Description

具有测试电路的模拟IC和用于这种IC的测试方法

技术领域

本发明涉及一种包括多个模拟级的集成电路(IC)，每个模拟级与电源导电耦接，并且通过信号通路彼此导电耦接；以及涉及用于对多个模拟级进行测试的测试电路。

本发明还涉及用于这种IC的测试方法，以及包括这种IC的IC测试电路。

背景技术

当前，IC测试是IC制造过程的重要的和不可或缺的部分。IC测试在通过检测制造工艺的缺陷来改善制造工艺中发挥了重要的作用。而且，IC测试显著地防止了有缺陷的IC被销售到IC制造商的客户。渐增的IC(例如片上系统(SoC))复杂性和模块性导致了用于数字IC的新测试技术的发展，诸如最近议定的SoC测试标准IEEE1500，其中可以以单独的方式或以核心组形式对各种模块或核心进行测试，其包括通过将核心经由包围数字核心的扫描链与测试信号通道选择性连接所进行的系统级测试。

遗憾的是，不存在这样的用于包括模拟级的系统(例如混合信号IC和模拟IC)的标准测试方法。虽然已经议定将测试标准用于测试模拟IC的互连(IEEE 1149.4)上，但是还没有利用该标准，这主要是因为在模拟IC的信号通路中的开关的集成将影响信号通过这种通路，这是非常有害的。

US5923097公开了一种具有测试电路的IC，该测试电路用于在隔离状态对核心进行测试。在测试模式中，每个核心均具有运算放大器形式的单独的板上电源，这意味着只需要提供用于给运算放大器提供信号的单个外部电源信号。通过对核心提供适当的测试信号，可以单独选择进行测试的核心，该测试信号给适当的运算放大器供电。这种测试电路的缺点是需要专用的放大器对核心进行选择性供电，这显著地增大了IC的总面积。

发明内容

因此，本发明寻求提供一种根据开篇内容的集成电路，其中可以避免在信号通道上包括开关，并且该集成电路的总面积开销不大。

本发明还寻求提供用于这种IC的测试方法，以及包括这种IC的IC测试电路。

根据本发明的第一方面，提供了一种集成电路，其包括模拟级链，每个模拟级均具有信号输入端和信号输出端，链中的前驱模拟级的信号输出端与链中的后继模拟级的信号输入端耦接；供电装置，其用于给模拟级供电，该供电装置包括电源基本构架和偏置基本构架，每个模拟级均与电源基本构架的一个支路和偏置基本构架的一个支路耦接；用于对模拟级进行测试的测试电路，其包括：测试数据输入装置，每个模拟级的信号输入端可配置地耦接至测试数据输入装置；测试数据输出装置，每个模拟级的信号输出端可配置地耦接至测试数据输入装置；位于供电装置中的选择装置，其用于选择性地使模拟级与供电装置分离；和控制装置，其用于控制选择装置和控制模拟级到测试数据输入装置和测试数据输出装置的可配置耦接。

将开关装置集成在供电装置中(例如在IC的电源基本构架或偏置基本构架的支路中)以有助于模拟级的选择性启动，选定级的输入端和输出端分别与测试数据输入装置和输出装置的可配置耦接，这两者的结合具有通过模拟级的信号通路基本上或完全不受开关装置的影响的优点，因此以在信号通路中通过的信号来避免了由开关装置产生的电压干扰。由在通过模拟级的信号通路之间的支路中的开关，和分别在控制装置的控制下的测试数据输入装置和测试数据输出装置，优选地实现模拟级的输入端和输出端分别与测试数据输入装置和测试数据输出装置的可配置耦接。由于这些开关不在IC的信号通路中，所以这些开关不会显著地影响处于功能模式的IC的性能；这些开关的存在可能会给模拟级的输入端或输出端增加某些寄生电容，但是当出现寄生电容时，此电容的影响比开关出现在信号通路中的影响小得多。

诸如多个开关之类的开关装置优选地位于偏置基本构架的支路中。这是基于一种认识，即切断级与其偏置基本构架的连接将有效地切断该级，这是因为该级的运行需要由偏置基本构架提供的偏置(例如可以是偏置电压或偏置电流)。这可以由相对小的不在开关上产生显著电压降的开关来实现，而在电源基本构架的支路中的开关，其必须较大以容纳被提供至相关模拟级的足够大的电流。

在一个优选的实施例中，控制装置包括移位寄存器，其中开关装置响应于所述移位寄存器。因此可以通过将适当的位组合格式馈送进移位寄存器简单选择模拟级测试配置。

在一个实施例中，测试电路包括电流感测装置，其用于对测试模式下的集成电路的电流信号进行测量。这有助于对隔离的模拟级或与其它级结合的模拟级的结构测试，测试电路还可以包括被耦接在感测装置和集成电路的输出端之间的N位数字化级(N是正整数)，以将数字测试结果提供给被测IC的输出端。电流感测装置还可以包括多个电流传感器，每个电流传感器均被布置在对各个模拟级供电的电源的支路中，并且每个电流传感器还可以与各个N位数字转换器耦接，用于将其相关的电流传感器的输出数字化，其中N位数字转换器的各个输出端均与数字数据总线耦接。

在一个可以与前述实施例结合的可选的实施例中，测试数据输入装置包括模拟总线，测试数据输出装置包括另一个模拟总线。模拟总线和另一个模拟总线可以是单总线的不同线路。这有助于对板级IC上的模拟级进行功能测试。输出装置还可以包括N位数字化级，该数字化级被耦接在另一个模拟总线和集成电路的输出端之间，N是正整数，其用于提供数字形式的功能测试结果。

N位数字化级可以包括比较器，该比较器具有与另一个模拟总线耦接的输入端、与参考信号源耦接的另一个输入端和用于输出比较器结构信号的输出端，以便向一个或多个被测模拟级提供合格/不合格信号。参考信号源可以包括模拟总线。

在另一个实施例中，IC还包括多个N位数字化级(N是正整数)和多个另外的开关，每个数字化级被耦接至导电通道，该导电通道通过多个另外的开关中的另外开关，从各个模拟级的输出端连接至另一个模拟总线。优选地，还可以包括另一个移位寄存器，用于对多个另外的开关进行控制。这有助于仅采用被布置在信号通路上的单个开关来对核心的集合进行测试，即该N位数字化级的开关属于被测核心的集合中的最后一个核心。

优选地，移位寄存器和另一个移位寄存器是根据测试访问端口(TAP，Test Access Port)的寄存器，TAP控制器可以是IEEE 1149.1或IEEE 1149.4适应性TAP控制器。

根据本发明的另一方面，提供了一种用于对集成电路进行测试的方法，该集成电路包括模拟级链，每个模拟级均具有信号输入端和信号输出端，链中的前驱模拟级的信号输出端与链中的后继模拟级的信号输入端耦接；供电装置，其用于给模拟级供电，该供电装置包括电源基本构架和偏置基本构架，每个模拟级均与电源基本构架的支路和偏置基本构架的支路耦接，该方法包括提供测试电路，该测试电路用于对多个模拟级进行测试，该测试电路包括：测试数据输入装置，每个模拟级使它的信号输入端与测试数据输入装置可配置耦接；测试数据输出装置，每个模拟级使它的信号输出端与测试数据输入装置可配置耦接；位于供电装置中的选择装置，其用于选择性地使模拟级与供电装置断开；和控制装置，其用于控制选择装置，以及控制模拟级与测试数据输入装置和测试数据输出装置的可配置耦接；利用控制装置配置开关装置，将一个或多个模拟级和供电装置进行连接；通过测试数据输入装置，向与供电装置连接的模拟级提供测试数据以及从所述连接的模拟级收集测试结果。

此方法具有以下优点：可以对具有模拟级的IC进行测试，而无需通过模拟级的信号通路中的开关，并且无需消耗面积的专用测试硬件。

附图说明

参考附图，通过非限制性示例，将对本发明进行更详细地描述，其中：

图1示意性地示出了具有模拟级的集成电路和本发明的测试电路的实施例；

图2示意性地示出了连同本发明使用的用于模拟级的单独掉电装置的实施例；

图3示意性地示出了本发明的IC测试电路的另一方面；以及

图4示意性地示出了本发明的IC测试电路的又一方面；

图5示出了用于对本发明的IC测试电路进行控制的测试控制器的优选实施例。

具体实施方式

应该理解的是，附图仅仅是示意性的，而不是按照比例绘制的。还应该理解的是，在贯穿附图和对附图进行的详细描述中使用了相同的标号以表示相同或类似部件。而且，应该理解的是，在不同附图中所示的和其详细描述中所说明的本发明的多个方面被分离示出，这仅仅是为了表述清楚；在不脱离本发明的思想的情况下，可将它们结合起来。

图1示出了具有模拟级10a-c的IC。模拟级10a-c通过它们各自的支路20a-c和21a-c与电源线20导电耦接，用于将电源电压提供给级10a-c，以及共用信号通路12。在图1中，通过偏置基本构架将模拟级10a-c的内部节点上的电压偏置为适当值。需要强调的是，对所属领域的技术人员显而易见的是，可以将不同类型的偏置(例如，基于电压的偏置或基于电流的偏置)提供给模拟级，以及提供给模拟级10a-c的公开的电压偏置仅仅是非限制性示例。而且，应该指出来的是，短语“基本构架”的使用旨在也包含了一个或多个级具有独立的、隔离的电源和/或偏置电源的实施例。

通过非限制性示例，图1中的偏置基本构架包括与电流反射镜的输入端24耦接的带隙电路22，和多个包括各自的偏置元件34的支路30a-c，每个偏置元件为与其相关的模拟级10a-c实现了所述电流反射镜的支线，其中多个支路中的每个支路通过偏置产生电路32与其各个模拟级耦接。可以将在电流反射镜的多路支线中的偏置元件34实现为具有适当选择的器件参数的nMOS或pMOS晶体管，但是很多其它的偏置基本构架实现同样是可行的，这是因为在其它实现中的本发明是基于以下认识：即通过停用必须被施加至所述级使所述级(正常)运行的偏置来使模拟级停止操作。

在本发明的优选实施例中，多个支路30a-c的每个支路包括例如已知技术的晶体管的开关36，其用于断开所述支路与偏置电源的连接。通过断开级10与其偏置电源的连接，它可以被有效地掉电。然而，适当开关36的断开(禁用)不必避免掉电的极10上的悬空节点的存在。这种悬空节点是有害的，尤其当另一个(启动的)级10的测试涉及对电源电流或电流信号的测量时，在这种情况下，悬空节点会影响这种测量，这是因为被禁用的级(的悬空节点)仍与电源连接。出于这个原因，还应该将掉电信号优选地提供给通过禁用相关的开关或开关36所禁用的模拟级10。这种掉电信号至少将易于产生悬空节点的模拟级的晶体管栅极限制在例如接地或Vdd的固定电压以有效地切断这些晶体管。显然，这可以被扩展到级10的所有晶体管。通过这个方法，掉电级将不会产生残余电流或电压信号，并且这种残余电流将不会使来自被测级的电流或电压(信号)读数变得不清楚。

开关36是由一个或多个测试控制器所控制的，一个或多个测试控制器可以优选地被实现为一个或多个移位寄存器，诸如图1中的移位寄存器60，但是其它实现也是可行的，诸如测试指令控制状态机。每个开关36可以由自移位寄存器60的单独控制线来控制，或如从移位寄存器60至开关36的虚线所示，单个多支路内的开关36(例如多个支路30a)可以全部由单个控制线来控制。如果对每个开关使用分离的控制线，则由偏置基本构架产生的偏置电压(或偏置电流)也可以是不同的，这具有以下优点：即也可以对偏置基本构架本身进行精确地测试，后面将对此进行更详细地说明。

如图1所示，还可以提供在例如移位寄存器60的测试控制器的控制下的开关35，从而例如通过禁用偏置元件34来切断整个偏置基本构架。

测试电路还包括模拟总线40和另一个模拟总线50，模拟总线40通过导电通路42a-c和开关43与模拟级10a-c的输入端耦接，另外的模拟总线50通过导电通路52a-c和开关53与模拟级10a-c的输出端耦接。开关43和53可以由移位寄存器60或其它适合的控制机制(例如另一个移位寄存器(未示出))来控制。开关43和53的存在保证了通过模拟级10a-c链的信号通路12在功能模式期间从测试数据输入和输出装置断开。另一个模拟总线50通过各个开关38还与偏置基本构架的各个部分耦接。这有助于对偏置基本构架进行测试；例如，通过使模拟级10a-c的一个掉电，并且启动适当的开关38，使掉电的级10的偏置基本构架的一部分与模拟输出总线50连接，通过另一个总线50可以观察到偏置基本构架的所选部分的功能。相关开关36的选择性禁用进一步提高了被测的偏置基本构架的可测试性。

另一个模拟总线50可以与N位的模数转换器54(N为正整数)耦接，以将测试结果数字化。该装置有助于以下列方式对一个或多个模拟级(或偏置基本构架)进行功能测试。将适当的位组合格式移位进移位寄存器60以启动被选定进行测试的模拟级10a-c中的一个模拟级的开关36，因此将该级与IC的偏置基本构架连接起来，并且还启动了用于将该级与模拟总线40和另外的模拟总线50耦接的适当的开关43和53。随后，将例如模拟波形的测试图形通过模拟总线40提供给被测的选定模拟级的信号通路输入端，用于对选定级进行功能测试，然后，分别从被测电路和模拟测试输出总线50采集测试结果。如前所述，模拟总线40和另一个模拟总线50可以是共用I/O总线。

如前所述，为了保证未被选定的模拟级不会使得被选定进行测试的模拟级的测试结果不清楚，将局部掉电信号提供给未被选定进行测试的每个核心，以防止悬空节点出现在这些级上，悬空节点的出现将在信号通路24上产生上述的噪声。掉电信号可以是由测试控制器或使功能模式下的级10a-c掉电的控制器所提供的专用信号。还可以将禁用选定开关36的信号作为相关核心10的掉电触发器。

在图2中给出了将局部掉电信号提供给核心10a-c的可行方法。每个模拟级10a-c被提供了系统级全局掉电信号112和各个局部掉电信号114a-c，其中局部掉电信号114a-c可以直接或间接地由移位寄存器60产生。由偏置基本构架的多个相关支路30中的开关36的状态产生的局部掉电信号是间接产生示例。每个核心10a-c用于从各个逻辑或门110a-c的输出端接收掉电信号，逻辑或门110a-c的输入端与适当的局部掉电信号线114a-c和全局掉电信号线112耦接。这保证了当至少激活一个输入端(即一个掉电信号线)时，其相关核心的电源被切断。同时，还可以将掉电信号提供至适当的开关36，以禁用偏置基本构架的适当支路，在这种情况下，掉电信号发生器(未示出)将对例如移位寄存器60的测试控制器作出响应。显而易见的是，可以想出很多产生掉电信号的其它实现；例如，在图1中，可将偏置产生模块32配置为：在从偏置基本构架的支线(模块32与其耦接)的输入不存在的情况下(即当禁用其相关开关36时)，为相关模拟级10产生这种信号。

现在，返回图1，本发明的测试电路还可以被用于在隔离状态下对模拟级10a-c进行结构测试。为此目的，电源线20包括了传感器70，其对响应于电源电流信号的供电电流进行测量，该电源电流信号是响应于诸如被提供至被测模拟级的电源电压扫描或测试信号扫描的测试激励信号，其它的模拟级处于前述的掉电状态。作为选择，被测级的电流信号对通过模拟总线40施加至该级的测试信号作出响应，通过这种方式可以获取功能测试结果。可以将传感器70布置在板级集成电路中或集成电路外部，例如在诸如自动测试装置(ATE)之类的板级IC测试装置上，在这种情况下，将获得根据本发明的集成电路测试电路。因此，传感器70的读数对应于该被测级的功耗信号。传感器70可以对开关72作出响应，开关72可以由例如移位寄存器60的控制装置进行控制。

以类似的方式，通过接通和切断带隙电路22，并且采用传感器70测量前后供电电流的差值来对带隙电路22进行测试。

在处理级80中可以以模拟形式对传感器读数进行处理，处理级80可以在片上或至少部分在片外，例如上述的板级自动测试装置。处理级80通常包括放大器和信号处理器，还可以包括用于存储单独传感器读数的存储器。这有助于对单独读数的组进行后处理，例如将多个单独的传感器读数彼此间进行比较。仅仅举例来说，作为选择，可以在数字级90中对传感器读数进行处理，将数字级90实现为N位高速数字转换变换器，N为正整数；A/D转换器的其它已知实现同样是可行的。数字级90可以包括N个比较器92(N为正整数)和数字解码器94。比较器92用于将传感器读数和来自例如模拟总线40的参考信号源的诸如阈值电压(V_th)参考之类的参考信号进行比较。在N＞1的情况下，各个比较器级的参考电压通常各不相同，可以由梯形电阻或用于在诸如快速转换器之类的多级比较器中提供参考电平的其它已知方式提供。可以存在另外的响应于例如移位寄存器60的控制装置的开关(未示出)，以在模拟处理级80和数字级90之间进行切换。

如图3所示，作为选择，电源20至各个核心10a-c的每个支路20a-c可以包括各个传感器270a-c，其用于感测各个相关模拟级10a-c的电压或电流信号。在移位寄存器60或其它控制器(见下页)的控制下，每个电流传感器270a-c可以由各个开关272a-c激活，每个电流传感器270a-c的输出端与另外的模拟总线50耦接，用于输出测量信号。

作为选择，每个传感器270a-c可以与各个N位数字化级290a-c耦接，其中N为正整数。每个数字化级290a-c包括一个或多个比较器292和例如触发器的时控数字数据存储元件294，其中比较器从诸如模拟总线40之类的参考信号源接收它们的参考信号，例如V_th(或如前所述的在N＞I的情况下的各种参考电平)，IC的系统时钟或例如源于自动测试装置的时钟信号之类的外部时钟信号为时控数字数据存储元件294进行计时。各个数字存储元件与数字数据输出总线210耦接，而每个传感器270a-c的模拟输出端可与另一个模拟总线50或另外的第二模拟总线220耦接。在电源20至核心10a-c的单个支路20a-c中出现的传感器270a-c将有助于并行地对多个模拟级10a-c进行结构测试，这显著地降低了模拟级10a-c的结构测试所需的测试时间。应该理解的是，还可以提供诸如用于感测瞬态带隙电压(图3中未示出)的传感器70的其它传感器。

在图4中示出了本发明的另一方面，其可以与已经描述的本发明的其它方面结合。仅仅为了描述清楚，图4中未示出IC的偏置基本构架。除了与另一个模拟总线50耦接的导电通路52a-c外，各个核心10a-c的输出端还通过各个开关352a-c与各个N位数字化级390a-c耦接，其中N为正整数，开关352a-c是由例如另一个移位寄存器360的另一个控制装置所控制的。每个数字化级390可以包括一个或多个比较器392，比较器392用于从模拟总线40接收N个参考信号(其中N是级数，即如前所述的级的数量和比较器的数量)以及从其相关的模拟级接收输出，在系统时钟信号或诸如由ATE提供的时钟信号之类的外部时钟信号的控制下，每个数字化级390将其结果信号提供至例如触发器的数据存储元件394。数据存储元件394与数字数据输出总线310耦接，数字数据输出总线310可以耦接至处理数字测试结果的片上或片外数字数据处理级400。例如，该处理级400可以包括存储一些测试结果的存储器，以对这些测试结果进行后续比较。

分立的移位寄存器360控制的数字化级390a-c的存在便于被测装置的灵活性配置；可以在隔离状态下对每个模拟级10a-c进行测试，或对模拟级10a-c的链进行测试，其中移位进入移位寄存器360的位组合格式只选择了该链中的最后核心的数字化级，在这种情况下，相比已知测试电路，减少了在信号通路中的开关数量，从与该链中的最后核心相关的选定数字化级处获得核心集合的测试结果。

作为选择，开关352a-c可以由例如移位寄存器60的控制装置来代替控制，但是这将导致测试电路具有较小的灵活性。

在这点上，应该注意的是，在图1-4中，仅仅通过非限制性示例的方式示出了具有模拟级10a-c的IC；在不脱离本发明思想的情况下，也可以出现另外的模拟模块以及数字模块。

而且，通过去除偏置电源禁用模拟级外，还可以通过其电源的支路20或21中的开关23来禁用模拟级，这具有以下优点：即不需要另外的掉电结构以避免在禁用的模拟级10中出现悬空节点。然而，这种可替换实施例具有必须使用例如晶体管的大开关23以利于将足够大的电流提供给级10的缺点。这能够在这些开关上引入电压降，而必须对这种电压降进行补偿。因此，例如因为可以使用不存在上述问题的较小开关，所以在偏置基本构架中使用开关装置是优选的。

图5示出了连同上述的测试电路使用的测试控制器500的优选实施例。测试控制器包括边界扫描(即IEEE 1149.1)符合性测试接入端口(TAP)控制器510。TAP控制器通常包括接收测试数据输入(TDI)信号的输入多路复用器(MUX)512和提供测试数据输出(TDO)信号的输出多路复用器514(MUX)。在MUX 512和MUX 514之间布置了许多移位寄存器，例如边界扫描寄存器516、具有测试电路的IC的某个核心逻辑内部的移位寄存器518、旁路寄存器522、指令寄存器524、识别寄存器526和开关装置控制移位寄存器60。另外，在TAP控制器510中还可以提供另外的移位寄存器360；然而，在图5中未将其示出。TAP控制器510响应于IEEE 1149.1强制测试模式选择、测试时钟和测试复位信号(可选地)。仅仅为了描述清楚，在图5中未示出这些信号。

将测试控制器500扩展为包括控制模拟总线40和50的模拟总线控制器530；该模拟总线控制器优选地是IEEE 1149.1符合性控制器。对于所属领域的技术人员来说，TAP控制器510和总线控制器530的操作是众知的，因此对此将不作进一步地详细说明。

用于控制移位寄存器的其它控制装置也是可行的，例如12C总线或3线总线。然而，使用IEEE 1149.1符合性TAP控制器具有以下优点：当被测装置处于功能模式时，能够获得对TAP控制器的移位寄存器的接入。这便于对片上硅进行调试；例如，对于一个选定的模拟级10a-c，可以改变偏置基本构架的调整，这可以通过模拟总线40与各种测试输入波形相结合。另一个示例是：通过模拟总线对响应于施加在滤波器上的信号的模拟滤波器的带宽和插入损耗进行调试。借助于本发明的测试电路，可以轻易地想出其它一些能够评价模拟部件的实时性能的示例。

应该注意，上述实施例是为了描述，而不是对本发明进行限制，并且在不脱离附加权利要求的范围的情况下，所属领域的技术人员将能够设计很多可替换的实施例。在权利要求中，括号中间的任何标号不应该被理解为对本发明的限制。词语“包括”不排除权利要求中所列举的元件或步骤之外的其它元件或步骤的存在。在元件前的词语“一个”和“一种”不排除多个这种元件的存在。可以通过包括多个截然不同元件的硬件来实现本发明。在枚举了多个装置的权利要求中，可以通过硬件中的一个项目或相同项目来实施一些这样的装置。事实是，彼此独立的不同的从属权利要求中所述的一些测量方法并不表示不可以结合这些测量方法以发挥优势。

Claims

1.一种集成电路，其包括：

模拟级(10a-c)链，共用信号通路(12)，每个模拟级均具有信号输入端和信号输出端，所述链中的前驱模拟级的信号输出端与所述链中的后继模拟级的信号输入端耦接；

供电装置，其用于给模拟级(10a-c)供电，所述供电装置包括电源基本构架(20；20a-c；21a-c)和偏置基本构架(22、24、32、34)，每个模拟级均与所述电源基本构架的支路(20a-c；21a-c)和偏置基本构架的支路耦接；

测试电路，其用于对所述模拟级(10a-c)进行测试，该测试电路包括：

测试数据输入装置(40)，每个模拟级的信号输入端与所述测试数据输入装置可配置耦接；

测试数据输出装置(50、310)，每个模拟级的信号输出端与所述测试数据输出装置可配置耦接；

位于所述供电装置中的选择装置(23、36)，其用于选择性地使模拟级与所述供电装置断开；以及

控制装置(60、360)，其用于控制所述选择装置和模拟级与测试数据输入装置(40)和测试数据输出装置(50、310)的所述可配置耦接。

2.如权利要求1所述的集成电路，其中所述选择装置包括多个开关(23、36)。

3.如权利要求2所述的集成电路，其中在所述电源基本构架的各个支路(20a-c、21a-c)中布置了每个开关(23)。

4.如权利要求2所述的集成电路，其中在所述偏置基本构架的各个支路中布置了每个开关(36)。

5.如权利要求4所述的集成电路，其中所述选择装置包括另外的多个开关(23)，在所述电源基本构架的各个支路(20a-c、21a-c)中布置了所述另外的多个开关的每个开关。

6.如权利要求4或5所述的集成电路，其包括耦接在所述偏置基本构架的各个部分(30a-c)和所述测试数据输出装置(50)之间用于使得对所述偏置基本构架进行测试的第二另外的多个开关(38)，所述偏置基本构架的每个部分属于所述链中的各个模拟级(10a-c)。

7.如权利要求1所述的集成电路，其中所述测试数据输入装置包括模拟总线(40)。

8.如权利要求1所述的集成电路，其中所述测试数据输出装置包括另外的模拟总线(50)。

9.如权利要求1所述的集成电路，其中所述控制装置包括与所述选择装置(23、36)耦接的移位寄存器(60)。

10.如权利要求1所述的集成电路，其中通过在通过所述模拟级的信号通路(12)与所述测试数据输入装置(40)和所述测试数据输出装置(50)之间的各个支路中的各个开关(43；53)，每个模拟级分别与所述测试数据输入装置和所述测试数据输出装置可配置耦接。

11.如权利要求1所述的集成电路，其中所述测试电路还包括用于对所述集成电路的电流信号进行测量的电流感测装置(70、270a-c)。

12.如权利要求11所述的集成电路，其中所述测试电路还包括耦接在所述感测装置(70)和所述集成电路的输出端之间的N位数字化级(90)，其中N为正整数。

13.如权利要求11所述的集成电路，其中所述电流感测装置包括多个电流传感器(270a-c)，每个电流传感器均被布置在给各个模拟级(10a-c)供电的所述电源基本构架的支路(20a-c)中。

14.如权利要求13所述的集成电路，其中所述测试数据输出装置包括与数字总线(210)耦接的多个N位数字化转换器(290a-c)，每个电流传感器(270a-c)与各个N位数字化转换器(290a-c)耦接以将其相关的电流传感器的输出数字化，其中N为正整数。

15.如权利要求8所述的集成电路，所述测试数据输出装置还包括耦接在所述另外的模拟总线(50)和所述集成电路的输出端之间的N位数字化级(54)，其中N为正整数。

16.如权利要求15的集成电路，其中所述N位数字化级(54)包括N个比较器、与参考信号源耦接的另一输入端、以及用于输出比较器结果信号的输出端，其中，每个比较器具有与所述另外的模拟总线耦接的输入端。

17.如权利要求16的集成电路，其中所述参考信号源包括模拟总线(40)。

18.如权利要求1所述的集成电路，其还包括多个N位数字化级(390a-c)和多个另外的开关(352a-c)，每个数字化级耦接在通过所述多个另外的开关中的另外的开关的各个模拟级的输出端和所述测试数据输出装置之间。

19.如权利要求18中所述的集成电路，其还包括用于控制多个另外的开关(352a-c)的另外的移位寄存器(360)。

20.如权利要求9所述的集成电路，其中所述移位寄存器(60)形成了符合边界扫描标准IEEE1149.1的测试接入端口控制器的一部分。

21.如权利要求19所述的集成电路，其中所述另外的移位寄存器(360)形成了符合边界扫描标准IEEE1149.1的测试接入端口控制器的一部分。

22.一种用于测试集成电路的方法，该集成电路包括模拟级(10a-c)链，每个模拟级均具有信号输入端和信号输出端，所述链中的前驱模拟级的信号输出端与所述链中的后继模拟级的信号输入端耦接；

供电装置，其用于给所述模拟级供电，所述供电装置包括电源基本构架和偏置基本构架，每个模拟级均与所述电源基本构架的支路和所述偏置基本构架的支路耦接，该方法包括步骤：

提供用于对多个模拟级进行测试的测试电路，所述测试电路包括测试数据输入装置，每个模拟级的信号输入端与所述测试数据输入装置可配置耦接；测试数据输出装置，每个模拟级的信号输出端与所述测试数据输出装置可配置耦接；位于所述供电装置中的选择装置，其用于选择性地使模拟级与所述供电装置断开；和控制装置，其用于控制所述选择装置和模拟级与所述测试数据输入装置和所述测试数据输出装置的可配置耦接；

通过所述控制装置配置开关装置，将一个或多个模拟级连接至所述供电装置；

通过所述测试数据输入装置，将测试数据提供给连接至所述供电装置的模拟级；以及

从所述的连接至所述供电装置的模拟级采集测试结果。

23.如权利要求22的方法，其中通过所述控制装置配置开关装置，将一个或多个模拟级连接至供电装置的步骤包括对所述偏置基本构架的支路(30a-c)中布置的多个开关进行配置。

24.如权利要求23所述的方法，其还包括步骤：

给所述电源基本构架的支路提供另外的多个开关；

禁用所述多个开关中的一部分，使模拟级的相关部分与所述偏置基本构架断开；以及

启动所述另外的多个开关的一部分，以便将模拟级的相关部分与供电终端耦接，防止在模拟级的所述部分中的悬空节点。

25.一种集成电路测试电路，其包括如权利要求1所述的集成电路，所述集成电路与测试设备耦接，所述测试设备包括与所述集成电路的输出端耦接的电流传感器，其用于感测所述集成电路的输出电流。

26.如权利要求25的集成电路测试电路，其中所述集成电路的输出端与所述测试数据输出装置耦接。