JPS59198370A - ３値論理素子の診断方式 - Google Patents
３値論理素子の診断方式Info
- Publication number
- JPS59198370A JPS59198370A JP58072853A JP7285383A JPS59198370A JP S59198370 A JPS59198370 A JP S59198370A JP 58072853 A JP58072853 A JP 58072853A JP 7285383 A JP7285383 A JP 7285383A JP S59198370 A JPS59198370 A JP S59198370A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- high impedance
- expected value
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、３値論理素子を含む、デジタル論理回路の回
路診断に関し、従来診断が不可能となっていた、ハイイ
ンピーダンス状態にかかわる診断性を改善することに関
するものである。
路診断に関し、従来診断が不可能となっていた、ハイイ
ンピーダンス状態にかかわる診断性を改善することに関
するものである。
従来技術ζこ３いて、かかる３値論理素子の出力ビンが
）ＩＺ状態にあるときは、以下の如（、処理を行ってい
た。
）ＩＺ状態にあるときは、以下の如（、処理を行ってい
た。
（ｉ） 出力値不確定レベルとみなし、出力期待１直
を判定しない。
を判定しない。
（１） 試験装置に同紙されている終端抵抗等の機能
を考慮し、Ｈ，Ｌいずれかの状態にあるものとして判定
する。
を考慮し、Ｈ，Ｌいずれかの状態にあるものとして判定
する。
いずれの場合も、Ｈ２状態そのものを試験装置で認識し
ない為に、Ｈ２状態に関連する回−路部の診断が不可能
と云う欠点があった。
ない為に、Ｈ２状態に関連する回−路部の診断が不可能
と云う欠点があった。
本発明の目的は、３（［ｔ！理素子の出力ビンのＨ２状
態を試験装置にｇ識させ、上記状態にかかわる回路状態
を、正硼に判定させる手段を提供することにある。
態を試験装置にｇ識させ、上記状態にかかわる回路状態
を、正硼に判定させる手段を提供することにある。
例えば３１１１Ｎ論理素子の出力ビンがＬ状態から、Ｈ
ｚ状態に変化するテストシーケンスにおいては試験装置
に備えた終端抵抗および浮遊容量等により電荷の光放電
を行わせ、当該ビンの電位を最終的にＨ状態と同じ電位
に安定させることができるが、この場合の出力電位変化
は、他の電位変化に較べ出力確定時間に関して、顕著な
相異が発生する。即ぢ、この変化状態を判定することに
より、１−Ｉ Ｚ状態を識別することが可能となる。
ｚ状態に変化するテストシーケンスにおいては試験装置
に備えた終端抵抗および浮遊容量等により電荷の光放電
を行わせ、当該ビンの電位を最終的にＨ状態と同じ電位
に安定させることができるが、この場合の出力電位変化
は、他の電位変化に較べ出力確定時間に関して、顕著な
相異が発生する。即ぢ、この変化状態を判定することに
より、１−Ｉ Ｚ状態を識別することが可能となる。
〔発明の実施９０ ）
以下、本発明の実施例を図１〜３で説明する。
第１図は、幻象とするトライステート素子の論理シンボ
ルとその動作表を示したものである。
ルとその動作表を示したものである。
第２図は、被試験回路と、試験装置の回路接続状態を示
したものである。今、被試験回路中のトライステート素
子６の人力信号２および４の状態が前段回路１，３によ
り変化し、出力信号５がＬ状態からＨｚ状態に変化か生
じた場合、試験装置内の終端抵抗７および図示しない浮
遊容量により充放電されるため、その電位変化は著じる
しく遅延され、入力アンプ８に償却される。１０は診断
データの出力期待ｉ１［と、芙際に観御ｊされた出力１
直の比較回路であり、判定時刻は各テストの開始時刻（
入力信号値の確定時刻）から一定時間後に行うことがで
きる。９は出力期待値変更回路であり、上記判定時刻の
設定に従い、当該出力ビンの期待値を、直前のテスト結
果とするか、変化後の期待値とするかを選択する機能を
有する。今出力判定時刻がトライステート出力の変化に
較べ充分早い設定がなされている場合、回路９は判定回
路１０に対して、前回テストの出力期待値を判定するよ
う制御する。一方、出力判定時刻が充分遅く設定されて
いる場合には、出力変化後の出力期待値を指定する。こ
の制御は、試験装置に入力される診断データと設定され
た出力判定時刻の値により、一意的に決定することがで
きる。
したものである。今、被試験回路中のトライステート素
子６の人力信号２および４の状態が前段回路１，３によ
り変化し、出力信号５がＬ状態からＨｚ状態に変化か生
じた場合、試験装置内の終端抵抗７および図示しない浮
遊容量により充放電されるため、その電位変化は著じる
しく遅延され、入力アンプ８に償却される。１０は診断
データの出力期待ｉ１［と、芙際に観御ｊされた出力１
直の比較回路であり、判定時刻は各テストの開始時刻（
入力信号値の確定時刻）から一定時間後に行うことがで
きる。９は出力期待値変更回路であり、上記判定時刻の
設定に従い、当該出力ビンの期待値を、直前のテスト結
果とするか、変化後の期待値とするかを選択する機能を
有する。今出力判定時刻がトライステート出力の変化に
較べ充分早い設定がなされている場合、回路９は判定回
路１０に対して、前回テストの出力期待値を判定するよ
う制御する。一方、出力判定時刻が充分遅く設定されて
いる場合には、出力変化後の出力期待値を指定する。こ
の制御は、試験装置に入力される診断データと設定され
た出力判定時刻の値により、一意的に決定することがで
きる。
第３図に以上のタイムチャートを示す。被試験回路の入
力信号は、各テストシーケンスの先頭時刻で確定し、ト
ライステート素子の出力ビンがＬ状態からＨｚ状態に変
化する場合は、通常の回路遅延よりも充分遅く変化する
。まず第１回目のテストで、出力測定時刻をＡに設定し
、テストを行う。この場合、テストシーケンスｎ＋１に
おけるトライステート出力ビンの期待値は、テストシー
ケンスｎと同じものとして判定される。次に、出力測定
時刻をＢに設定しテストを行う。この場合、テストシー
ケンスｎ＋１におけるトライステート出力ビンの期待値
は、充放電完了後の安定状態が用いられる。
力信号は、各テストシーケンスの先頭時刻で確定し、ト
ライステート素子の出力ビンがＬ状態からＨｚ状態に変
化する場合は、通常の回路遅延よりも充分遅く変化する
。まず第１回目のテストで、出力測定時刻をＡに設定し
、テストを行う。この場合、テストシーケンスｎ＋１に
おけるトライステート出力ビンの期待値は、テストシー
ケンスｎと同じものとして判定される。次に、出力測定
時刻をＢに設定しテストを行う。この場合、テストシー
ケンスｎ＋１におけるトライステート出力ビンの期待値
は、充放電完了後の安定状態が用いられる。
以上のように、本実施例の回路診断８来施することによ
り、トライステート索子のＨｚｉ７１の正常性をＮｇす
ることができる。
り、トライステート索子のＨｚｉ７１の正常性をＮｇす
ることができる。
本発明によれば、従来診断が不可能であったトライステ
ート素子のＨｚ状態の回路診断が可能になる。また出力
判定時刻を二度に分け、各々の出力期待値の変更を、出
力判定時刻の値と、診断データから容易に決定できるの
で、従来の試験装置でも容易に、本診断方式に移行でき
る効果がある。
ート素子のＨｚ状態の回路診断が可能になる。また出力
判定時刻を二度に分け、各々の出力期待値の変更を、出
力判定時刻の値と、診断データから容易に決定できるの
で、従来の試験装置でも容易に、本診断方式に移行でき
る効果がある。
第１図は、トライステート素子の論理シンホル例と動作
説明図、第２図は、本発明の一実施例の回路構成図、第
３図は、診断時のタイムチャート図である。 １．３・・・トライステート素子の入力前段回路２．４
・・・トライステート索子の入力信号５・・・トライス
テート素子の出力信号６・・・トライステート素子 ７・・・終端抵抗 ８・・・入力アンプ ９・・・期待値変更制御回路 １０・・・出力判定回路 第１図 茅 ３図 Ｂ イ畠号 ２ ＨＬ
説明図、第２図は、本発明の一実施例の回路構成図、第
３図は、診断時のタイムチャート図である。 １．３・・・トライステート素子の入力前段回路２．４
・・・トライステート索子の入力信号５・・・トライス
テート素子の出力信号６・・・トライステート素子 ７・・・終端抵抗 ８・・・入力アンプ ９・・・期待値変更制御回路 １０・・・出力判定回路 第１図 茅 ３図 Ｂ イ畠号 ２ ＨＬ
Claims (1)
- ｔ ｆｉ 的ハイレベル（Ｈ） 、ローレベル（Ｌ）＃
よびハイインピーダンス（Ｈｚ）の３状態を取り得る素
子の出力ビンにおいて、当該出力ビンが（Ｈｚ）状態に
あることを認識せしめるデータと、当該出力ビンが（ｎ
ｚ）状態にあるとき、内蔵しである終端抵抗等により、
これを電気的に（Ｈ）、（Ｌ）いずれかのレベルに補正
し得る機能と、出力測定時間を任意に設定できる機能を
有する試験装置において、出力測定時間を長、短二度に
亘り診断することを特徴とする３値論理素子の診断方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58072853A JPS59198370A (ja) | 1983-04-27 | 1983-04-27 | ３値論理素子の診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58072853A JPS59198370A (ja) | 1983-04-27 | 1983-04-27 | ３値論理素子の診断方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59198370A true JPS59198370A (ja) | 1984-11-10 |
Family
ID=13501338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58072853A Pending JPS59198370A (ja) | 1983-04-27 | 1983-04-27 | ３値論理素子の診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59198370A (ja) |
-
1983
- 1983-04-27 JP JP58072853A patent/JPS59198370A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0241616B1 (en) | Method and apparatus for triggering | |
| US4180203A (en) | Programmable test point selector circuit | |
| EP0535617A2 (en) | Method for testing the electrical parameters of inputs and outputs of integrated circuits | |
| JPH0782042B2 (ja) | 非安定データ認識回路 | |
| US4646297A (en) | Skew detector | |
| US4862069A (en) | Method of in-circuit testing | |
| JP3983807B2 (ja) | 試験可能回路及び試験方法 | |
| JP3527814B2 (ja) | 集積回路 | |
| US4743842A (en) | Tri-state circuit tester | |
| US5541520A (en) | Filtering for electronic module test | |
| JPS59198370A (ja) | ３値論理素子の診断方式 | |
| JPWO2003076959A1 (ja) | 半導体試験装置及びそのタイミング測定方法 | |
| US6724182B2 (en) | Tester and testing method for differential data drivers | |
| JP3645748B2 (ja) | 半田不良検査装置 | |
| JP2776935B2 (ja) | 可変遅延回路並びにその回路を用いたタイミング発生装置 | |
| US6411115B2 (en) | Apparatus for testing a semiconductor and process for the same | |
| JP2610824B2 (ja) | ハイ・インピーダンス機能素子を備えた論理回路の測定装置 | |
| US5191281A (en) | IC tester capable of changing strobe position in accordance with a predetermined reference signal | |
| SU1019378A1 (ru) | Логический пробник | |
| JPS58165067A (ja) | 集積回路の診断装置 | |
| JP3340459B2 (ja) | 信号判定装置及び信号判定方法 | |
| JP2606208Y2 (ja) | ワイヤーハーネス試験装置 | |
| JPH0526981A (ja) | 半導体集積回路のテスト用回路 | |
| JP2001285028A (ja) | 同期終端回路 | |
| SU1520548A1 (ru) | Устройство дл диагностики неисправностей логических блоков |