JPS58165067A - 集積回路の診断装置 - Google Patents
集積回路の診断装置Info
- Publication number
- JPS58165067A JPS58165067A JP57048465A JP4846582A JPS58165067A JP S58165067 A JPS58165067 A JP S58165067A JP 57048465 A JP57048465 A JP 57048465A JP 4846582 A JP4846582 A JP 4846582A JP S58165067 A JPS58165067 A JP S58165067A
- Authority
- JP
- Japan
- Prior art keywords
- shift
- register
- selection circuit
- circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は集積回路内部の診断装置に関するものである。
従来、集積回路の診断方式としては、シフドパ・方式が
知られており、その場合集積回−内部の全レジスタ類は
シリーズに接続されている。しかし集積度が増大すると
、シフト回数が多くなること、シフト用のメモリーバッ
ファの量が多くなること、またｉ断機能が下ることな−
の欠点がありた。
知られており、その場合集積回−内部の全レジスタ類は
シリーズに接続されている。しかし集積度が増大すると
、シフト回数が多くなること、シフト用のメモリーバッ
ファの量が多くなること、またｉ断機能が下ることな−
の欠点がありた。
本発明６目−は、集積回路内部のレジスタ類を、機能群
別に一゛断１！Ｉ］″ｗｔｔと□し、診断機能の向上及
びレジスタのシフト回数を少なくシ、シフト用の゛メモ
リバッフ丁の□ｔｔ少なくできるようにしたものである
。
別に一゛断１！Ｉ］″ｗｔｔと□し、診断機能の向上及
びレジスタのシフト回数を少なくシ、シフト用の゛メモ
リバッフ丁の□ｔｔ少なくできるようにしたものである
。
本発明によると集積回路素子内部の全レジスタ及びフリ
ッ゛ブ・フロップを一路構成上同一機能として使ってい
るグループ別に分は各々のレジスタ群の最下位のシフト
レ（ス入力に接続するシフトノ（メが通常□のシフ″ト
バスか□診断機能用のバスかを選択する入力選択回路と
、通常のシフトアウト信号カ診断時の各レジスタ□群か
らのシフトアウト信号の一つかｔＲＦする出力選択回路
と、前記入力選択一 回路と前記出力選択回路及び各レジスタ４群を別々に制
御する制御回路とを有することを特徴とする集積回路の
診断装置が得られる。 。
ッ゛ブ・フロップを一路構成上同一機能として使ってい
るグループ別に分は各々のレジスタ群の最下位のシフト
レ（ス入力に接続するシフトノ（メが通常□のシフ″ト
バスか□診断機能用のバスかを選択する入力選択回路と
、通常のシフトアウト信号カ診断時の各レジスタ□群か
らのシフトアウト信号の一つかｔＲＦする出力選択回路
と、前記入力選択一 回路と前記出力選択回路及び各レジスタ４群を別々に制
御する制御回路とを有することを特徴とする集積回路の
診断装置が得られる。 。
次に本発明について、図面を参照して詳細に説明する。
第１図は本発明の一実施例を示すブロック図である。第
１図において、１，２．３は集積回路内部のレジスタ群
、１５，１６．１７は該レジスタ群のシフトアウト信号
、４．５は対象レジスタ群のみをシフトするか、全レジ
スタをシリーズにシフトするかｎシフトデータを切９か
える入力選択回路、６は各レジスタ群のシフトアウト信
号１５゜１６．１７を選択する出力選択回路、７は入力
選択回路４，５と出力選択回１１６を制御し、対象レジ
スタをシフトしているとき、他のレジスタ群をホールド
状態にするように一御する制御回路、８は入力シフトデ
ータ信号、１０，１１は制御回路７へ申・ の入力信号、２０は出力選択回路６へＱ制御信号、１８
．１９は入力選択回路４．５への制御信号、１２゜１３
．１４は各レジスタ群への制御信号を表わす。
１図において、１，２．３は集積回路内部のレジスタ群
、１５，１６．１７は該レジスタ群のシフトアウト信号
、４．５は対象レジスタ群のみをシフトするか、全レジ
スタをシリーズにシフトするかｎシフトデータを切９か
える入力選択回路、６は各レジスタ群のシフトアウト信
号１５゜１６．１７を選択する出力選択回路、７は入力
選択回路４，５と出力選択回１１６を制御し、対象レジ
スタをシフトしているとき、他のレジスタ群をホールド
状態にするように一御する制御回路、８は入力シフトデ
ータ信号、１０，１１は制御回路７へ申・ の入力信号、２０は出力選択回路６へＱ制御信号、１８
．１９は入力選択回路４．５への制御信号、１２゜１３
．１４は各レジスタ群への制御信号を表わす。
次にこの回路の動作について説明する。いま制御回路７
０入力信号１０．ＩＩＫより、出力選択回路６がレジス
タ群１のシフトアウト信号を、入力選択回路４，６が各
レジスタ群１．！、３のシフトアウト信号を選ぶようＫ
し各レジスタ群１，２．３への制御信号１２，１３．１
４が各レジスタのシフトを有効としているとき全レジス
ター、２．３を通るシフトバスの試験ができる。
０入力信号１０．ＩＩＫより、出力選択回路６がレジス
タ群１のシフトアウト信号を、入力選択回路４，６が各
レジスタ群１．！、３のシフトアウト信号を選ぶようＫ
し各レジスタ群１，２．３への制御信号１２，１３．１
４が各レジスタのシフトを有効としているとき全レジス
ター、２．３を通るシフトバスの試験ができる。
ｆ九しジスタ群１のみをシフト試験するには制御回路入
力信号１０．１１によシ出力選択回路６を、レジスタ群
ｌのシフトデータ出力を、入力選択回路４をシフトバス
信号８ｔ−選ぶようＫＬ、他のレジスタ群２．３をホー
ルド状態にしておけば、レジスタ群１のみのシフトバス
試験が可能となる。
力信号１０．１１によシ出力選択回路６を、レジスタ群
ｌのシフトデータ出力を、入力選択回路４をシフトバス
信号８ｔ−選ぶようＫＬ、他のレジスタ群２．３をホー
ルド状態にしておけば、レジスタ群１のみのシフトバス
試験が可能となる。
もし全レジスタを通るシフトパスがエラーする場合には
、レジスタ群１，２．３を別々にシフトバス試験を行な
うととによ如診断機能を向上させる、）１゜ ことができる。噛たシフトバスなレジスタ群で分けゐこ
とによりシフト回数の少ない効率のよい集積回路と提供
できる。
、レジスタ群１，２．３を別々にシフトバス試験を行な
うととによ如診断機能を向上させる、）１゜ ことができる。噛たシフトバスなレジスタ群で分けゐこ
とによりシフト回数の少ない効率のよい集積回路と提供
できる。
本発明は、以上説明したように診断機能を向上させ、シ
フト回数を少なくシ、シフトバスのメモリーバッファの
量を減少させ、ることができるという効果がある。
フト回数を少なくシ、シフトバスのメモリーバッファの
量を減少させ、ることができるという効果がある。
第１図は本発、明の一実施例のブロック図である。
１・・・・・・し、ジスタ群、１、ト・・・・・レト、
スタ群２．３・・・！・−レジスタ群３，４・・・・・
・入力選択回４路オ、４５・・・・・・入力選択回路−
５，６・・・・・・出力選択回路、７・・・・・・。 制御回路、、８・・・・・・入力シフトデータ信号１．
９・・・４・・・出力シフトデータ信号、１０・・・・
・・制、、−用入力信号、１１・・・・・・制御用入力
信号、１２・・・・・・レジスタ群１０ユ ホールド信号、１３・・・５．［・・ルジスタ群２ホー
ルド信号、１４・・・・・・レジ、メタ群１．５３のホ
ールド信号、１５・・・・・・レジスターｌのシフトア
ウト信号、１６・・・・・・レジスタ群２の、シフトア
ウト信号、１７・・・・・・レジスタ群３のシフドア２
ウド堺号、１８・・・・・・入内、選択回、路５４の制
御信号、１，９・・・・・・入力選択回路５０制御信号
１．２０・・・・・・出力選択回路膚の制御信号。 代理人 弁理士 内 原 晋
スタ群２．３・・・！・−レジスタ群３，４・・・・・
・入力選択回４路オ、４５・・・・・・入力選択回路−
５，６・・・・・・出力選択回路、７・・・・・・。 制御回路、、８・・・・・・入力シフトデータ信号１．
９・・・４・・・出力シフトデータ信号、１０・・・・
・・制、、−用入力信号、１１・・・・・・制御用入力
信号、１２・・・・・・レジスタ群１０ユ ホールド信号、１３・・・５．［・・ルジスタ群２ホー
ルド信号、１４・・・・・・レジ、メタ群１．５３のホ
ールド信号、１５・・・・・・レジスターｌのシフトア
ウト信号、１６・・・・・・レジスタ群２の、シフトア
ウト信号、１７・・・・・・レジスタ群３のシフドア２
ウド堺号、１８・・・・・・入内、選択回、路５４の制
御信号、１，９・・・・・・入力選択回路５０制御信号
１．２０・・・・・・出力選択回路膚の制御信号。 代理人 弁理士 内 原 晋
Claims (1)
- 集積回路素子内部の全レジスタ及びフリップ・フロップ
を回路構成上同一機能として使っているグループ別に分
は各々のレジスタ群の最下位のシフトバス入力に接続す
るシフトバスが通常のシフトバスか診断機能用のバスか
を選択する入力選択回路と、通常のシフトアウト信号か
診断時の各レジスタ群からのシフトアウト信号の一つか
を選択する出力選択回路と、前記入力選択回路と前記出
力選択回路及び各レジスタ群を別ｆｉＩに制御する制御
回路とを有することを特徴とする集積回路の診断装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57048465A JPS58165067A (ja) | 1982-03-25 | 1982-03-25 | 集積回路の診断装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57048465A JPS58165067A (ja) | 1982-03-25 | 1982-03-25 | 集積回路の診断装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58165067A true JPS58165067A (ja) | 1983-09-30 |
Family
ID=12804116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57048465A Pending JPS58165067A (ja) | 1982-03-25 | 1982-03-25 | 集積回路の診断装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58165067A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6249451A (ja) * | 1985-08-28 | 1987-03-04 | Nec Corp | 情報処理装置 |
| JPH0488824U (ja) * | 1991-07-16 | 1992-08-03 | ||
| JPH04138239U (ja) * | 1991-06-21 | 1992-12-24 | 三菱電機株式会社 | 振動検出器 |
-
1982
- 1982-03-25 JP JP57048465A patent/JPS58165067A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6249451A (ja) * | 1985-08-28 | 1987-03-04 | Nec Corp | 情報処理装置 |
| JPH04138239U (ja) * | 1991-06-21 | 1992-12-24 | 三菱電機株式会社 | 振動検出器 |
| JPH0488824U (ja) * | 1991-07-16 | 1992-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5343478A (en) | Computer system configuration via test bus | |
| US4357703A (en) | Test system for LSI circuits resident on LSI chips | |
| US7203873B1 (en) | Asynchronous control of memory self test | |
| JPH0450678A (ja) | テスト容易化回路 | |
| JPH07191100A (ja) | アナログ多チャンネル・プローブ装置 | |
| US5581564A (en) | Diagnostic circuit | |
| US5166937A (en) | Arrangement for testing digital circuit devices having tri-state outputs | |
| US5563524A (en) | Apparatus for testing electric circuits | |
| JPS58165067A (ja) | 集積回路の診断装置 | |
| JPS6291873A (ja) | ドライバ順序付け回路及びそれを有する集積回路チップ | |
| JPS60231187A (ja) | テスト容易化回路構成法 | |
| JP3025551B2 (ja) | 直流特性試験回路 | |
| JPH077345B2 (ja) | 論理回路ブロックの自己診断回路 | |
| KR0121966B1 (ko) | 바운더리 스캔에서의 상태 변화 감지 기능을 갖는 입력 핀 구성회로 | |
| JP2654604B2 (ja) | 論理回路 | |
| JPS59204316A (ja) | 論理回路の出力抑止回路 | |
| JPS63231282A (ja) | 半導体集積回路 | |
| JP2723676B2 (ja) | 半導体集積回路 | |
| JPS58106478A (ja) | 試験方式 | |
| JPS6261973B2 (ja) | ||
| JPH04259866A (ja) | 診断装置 | |
| JPH0429254B2 (ja) | ||
| JPS6243222B2 (ja) | ||
| JPH0679054B2 (ja) | 論理回路 | |
| JPH06160490A (ja) | 半導体装置 |