JPS6243222B2 - - Google Patents
Info
- Publication number
- JPS6243222B2 JPS6243222B2 JP57082267A JP8226782A JPS6243222B2 JP S6243222 B2 JPS6243222 B2 JP S6243222B2 JP 57082267 A JP57082267 A JP 57082267A JP 8226782 A JP8226782 A JP 8226782A JP S6243222 B2 JPS6243222 B2 JP S6243222B2
- Authority
- JP
- Japan
- Prior art keywords
- shift
- registers
- data
- mode
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Shift Register Type Memory (AREA)
Description
【発明の詳細な説明】
（技術分野の説明）
本発明は、シフトパスを段間に具備した複数箇
のレジスタによつて構成したデータ処理装置に関
する。
のレジスタによつて構成したデータ処理装置に関
する。
（従来技術の説明）
シフトパスを段間に具備した複数箇のレジスタ
によつて構成したデータ処理装置は公知である
が、斯かるデータ処理装置ではシフトモード信号
を複数箇のレジスタに共通に供給し、複数箇のレ
ジスタにシフトインデータを一括してセツトする
か、あるいはシフトアウト信号によつて複数箇の
レジスタから一括してデータを取り出していた。
によつて構成したデータ処理装置は公知である
が、斯かるデータ処理装置ではシフトモード信号
を複数箇のレジスタに共通に供給し、複数箇のレ
ジスタにシフトインデータを一括してセツトする
か、あるいはシフトアウト信号によつて複数箇の
レジスタから一括してデータを取り出していた。
従つて、レジスタ内部にシフト機能があるにも
かかわらず、本来の機能処理の目的にはシフト機
能が使用されず、レジスタ内容の表示、或はレジ
スタへのデータのセツトの様に保守、あるいは試
験の目的にのみ使用されていた。
かかわらず、本来の機能処理の目的にはシフト機
能が使用されず、レジスタ内容の表示、或はレジ
スタへのデータのセツトの様に保守、あるいは試
験の目的にのみ使用されていた。
（発明の目的の説明）
本発明の目的は、シフトパスを段間に具備した
複数箇のレジスタが共通シフトモード信号によつ
て同時にシフト動作を行う様に構成された従来の
方式に加え、上記複数箇のレジスタのうち或るレ
ジスタのみを通常のシフトモードで動作させ、他
のレジスタを通常のシフトモードではない特定モ
ードで動作できる様に構成することにより、余分
なシフト回路を削減できる様に構成したデータ処
理装置を提供することにある。
複数箇のレジスタが共通シフトモード信号によつ
て同時にシフト動作を行う様に構成された従来の
方式に加え、上記複数箇のレジスタのうち或るレ
ジスタのみを通常のシフトモードで動作させ、他
のレジスタを通常のシフトモードではない特定モ
ードで動作できる様に構成することにより、余分
なシフト回路を削減できる様に構成したデータ処
理装置を提供することにある。
（発明の構成と作用の説明）
本発明によるデータ処理装置は複数箇のレジス
タと１箇以上のORゲートとから成立つ。複数箇
のレジスタはそれぞれシフトイン端子と、シフト
アウト端子と、モード選択端子とを具備したもの
である。複数箇のレジスタのうち、相隣るレジス
タのシフトアウト端子とシフトイン端子とを順次
相互接続してシフトパスを段間に構成し、シフト
パルスを通過させることができる様にこれら複数
箇のレジスタを縦続接続してある。それぞれの
ORゲートには複数のレジスタのうちのひとつが
対応し、各ORゲートはレジスタに接続されてい
る。それぞれのORゲートは共通シフトモード
か、あるいは特定シフトモードのひとつかを選択
して入力とし、対応するレジスタのモード選択端
子に出力を与える。このような構成によつて、
ORゲートを具備したレジスタは選択された共
通、または特定のシフトモードで動作することが
できるが、ORゲートを具備しないレジスタは常
に共通シフトモードで動作する。
タと１箇以上のORゲートとから成立つ。複数箇
のレジスタはそれぞれシフトイン端子と、シフト
アウト端子と、モード選択端子とを具備したもの
である。複数箇のレジスタのうち、相隣るレジス
タのシフトアウト端子とシフトイン端子とを順次
相互接続してシフトパスを段間に構成し、シフト
パルスを通過させることができる様にこれら複数
箇のレジスタを縦続接続してある。それぞれの
ORゲートには複数のレジスタのうちのひとつが
対応し、各ORゲートはレジスタに接続されてい
る。それぞれのORゲートは共通シフトモード
か、あるいは特定シフトモードのひとつかを選択
して入力とし、対応するレジスタのモード選択端
子に出力を与える。このような構成によつて、
ORゲートを具備したレジスタは選択された共
通、または特定のシフトモードで動作することが
できるが、ORゲートを具備しないレジスタは常
に共通シフトモードで動作する。
（実施例の説明）
次に本発明について図面を参照して詳細に説明
する。第１図において、共通シフトモード信号線
１は第１〜第−１のシフトパス６０１，６０
２，…６０−１を段間に具備した第１〜第ｎの
レジスタ５０１，５０２，…５０ｎに供給されて
いるため、共通シフトモード信号線１上の信号の
状態が１になると、最前段の第ｎのレジスタ５０
ｎはシフトインデータ線７００からのデータをセ
ツトし、第−１〜第１のレジスタ５０−１，
…５０１は順次データをシフトする。依つて、最
終段の第１のレジスタ５０１は現在出力されてい
るビツトのひとつ下位に置かれたビツトのデータ
をシフトアウト線８００に出力する。また、各レ
ジスタ内部の最下位ビツトには、シフトパス線６
０１〜６０−１を介してそれぞれ前段レジスタ
のシフトアウトデータがセツトされ、各レジスタ
内部のデータは同時に上位方向にシフトする。次
に、シフトパスを持つ複数箇のレジスタ構成にお
いて共通シフトモード信号線１に送出されたデー
タの状態が０であり、第１の特定シフトモード信
号線２に送出されたデータの状態が１になると、
第１のOR回路３によつて第２のレジスタ５０２
がシフトモードとなり、第２のレジスタ５０２の
データのみがシフトする。さらに、第２の特定シ
フトモード信号線４に送出されたデータの状態が
１になると、第２のOR回路９によつて第４のレ
ジスタ５０４のデータのみがシフトする。以上の
様に、第１または第２の特定シフトモード信号線
２，４によつて第２または第４のレジスタ５０
２，５０４のデータを独立してシフトさせること
も可能である。
する。第１図において、共通シフトモード信号線
１は第１〜第−１のシフトパス６０１，６０
２，…６０−１を段間に具備した第１〜第ｎの
レジスタ５０１，５０２，…５０ｎに供給されて
いるため、共通シフトモード信号線１上の信号の
状態が１になると、最前段の第ｎのレジスタ５０
ｎはシフトインデータ線７００からのデータをセ
ツトし、第−１〜第１のレジスタ５０−１，
…５０１は順次データをシフトする。依つて、最
終段の第１のレジスタ５０１は現在出力されてい
るビツトのひとつ下位に置かれたビツトのデータ
をシフトアウト線８００に出力する。また、各レ
ジスタ内部の最下位ビツトには、シフトパス線６
０１〜６０−１を介してそれぞれ前段レジスタ
のシフトアウトデータがセツトされ、各レジスタ
内部のデータは同時に上位方向にシフトする。次
に、シフトパスを持つ複数箇のレジスタ構成にお
いて共通シフトモード信号線１に送出されたデー
タの状態が０であり、第１の特定シフトモード信
号線２に送出されたデータの状態が１になると、
第１のOR回路３によつて第２のレジスタ５０２
がシフトモードとなり、第２のレジスタ５０２の
データのみがシフトする。さらに、第２の特定シ
フトモード信号線４に送出されたデータの状態が
１になると、第２のOR回路９によつて第４のレ
ジスタ５０４のデータのみがシフトする。以上の
様に、第１または第２の特定シフトモード信号線
２，４によつて第２または第４のレジスタ５０
２，５０４のデータを独立してシフトさせること
も可能である。
通常のデータ処理装置においてデータをシフト
させる場合には、演算器を用いて同一入力データ
を加算（Ｆ＝Ａ＋Ａ）するか、あるいはシフト回
路、またはセレクタ回路を用いてシフトする。し
かし、本発明ではシフト動作のみを独立して行う
ことができるために、シフト動作に際して演算
器、シフト回路、あるいはセレクタ回路は使用し
なくてもよい。このため、シフト動作と並行して
演算処理、あるいは演算結果のシフト処理を同一
のタイミング内で行うことが可能である。依つて
低コストで高性能のデータ処理装置を構成するこ
とができる。
させる場合には、演算器を用いて同一入力データ
を加算（Ｆ＝Ａ＋Ａ）するか、あるいはシフト回
路、またはセレクタ回路を用いてシフトする。し
かし、本発明ではシフト動作のみを独立して行う
ことができるために、シフト動作に際して演算
器、シフト回路、あるいはセレクタ回路は使用し
なくてもよい。このため、シフト動作と並行して
演算処理、あるいは演算結果のシフト処理を同一
のタイミング内で行うことが可能である。依つて
低コストで高性能のデータ処理装置を構成するこ
とができる。
（発明の効果の説明）
本発明によれば以上説明したように、シフトパ
スを具備した複数箇のレジスタのうち、一部のレ
ジスタのみをシフトモードに設定することが可能
な構成を採用してデータ処理装置を構成できるの
で、シフト回路段数を削減でき、データ処理装置
を低コスト化できるという効果がある。
スを具備した複数箇のレジスタのうち、一部のレ
ジスタのみをシフトモードに設定することが可能
な構成を採用してデータ処理装置を構成できるの
で、シフト回路段数を削減でき、データ処理装置
を低コスト化できるという効果がある。
第１図は本発明に依るデータ処理装置の一実施
例を示すブロツク図である。 １……共通シフトモード信号線、２，４……特
定シフトモード信号線、３，９……ORゲート、
５０１〜５０ｎ……レジスタ、６０１〜６０−
１……シフトパス、７００……シフトイン線、８
００……シフトアウト線。
例を示すブロツク図である。 １……共通シフトモード信号線、２，４……特
定シフトモード信号線、３，９……ORゲート、
５０１〜５０ｎ……レジスタ、６０１〜６０−
１……シフトパス、７００……シフトイン線、８
００……シフトアウト線。
Claims (1)
- １ それぞれシフトイン端子と、シフトアウト端
子と、モード選択端子とを有し、相隣るシフトア
ウト端子とシフトイン端子とを順次相互接続して
構成したシフトパスを段間に具備し、シフトパル
スを通過させることができる様に縦続接続した複
数箇のレジスタと、共通シフトモードか、あるい
は特定シフトモードのひとつかを選択して入力と
し、前記複数箇のレジスタのうちの一部分のレジ
スタに具備されている前記モード選択端子にそれ
ぞれ出力を与えるための１箇以上のORゲートと
を具備し、前記一部分のレジスタのみを、選択さ
れた前記特定シフトモードで動作させ、前記複数
箇のレジスタの残りを前記共通シフトモードで動
作させることを特徴としたデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57082267A JPS58199495A (ja) | 1982-05-14 | 1982-05-14 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57082267A JPS58199495A (ja) | 1982-05-14 | 1982-05-14 | デ−タ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58199495A JPS58199495A (ja) | 1983-11-19 |
| JPS6243222B2 true JPS6243222B2 (ja) | 1987-09-11 |
Family
ID=13769700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57082267A Granted JPS58199495A (ja) | 1982-05-14 | 1982-05-14 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58199495A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0484062A (ja) * | 1990-07-25 | 1992-03-17 | Kimura Kohki Co Ltd | 空気調和機 |
-
1982
- 1982-05-14 JP JP57082267A patent/JPS58199495A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0484062A (ja) * | 1990-07-25 | 1992-03-17 | Kimura Kohki Co Ltd | 空気調和機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58199495A (ja) | 1983-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4566104A (en) | Testing digital electronic circuits | |
| JPS63263480A (ja) | 半導体集積論理回路 | |
| JPS6134174B2 (ja) | ||
| JPH0682146B2 (ja) | スキヤンパス方式の論理集積回路 | |
| US4913557A (en) | Intergrated logic circuit having testing function circuit formed integrally therewith | |
| US5062110A (en) | Logic circuit testing apparatus | |
| JPS6088370A (ja) | 論理回路 | |
| JPS6243222B2 (ja) | ||
| JPH01110274A (ja) | 試験回路 | |
| JPS6193711A (ja) | 遅延回路 | |
| JPS63215212A (ja) | パルス回路 | |
| JPH0572615B2 (ja) | ||
| JPH0214813B2 (ja) | ||
| JPS5851353A (ja) | プログラム制御回路 | |
| JPS62123821A (ja) | タイミング信号発生器 | |
| JPS62132182A (ja) | 試験回路付大規模集積回路 | |
| JPH01307853A (ja) | 半導体装置のテスト回路 | |
| JPH05281303A (ja) | 半導体集積回路 | |
| JPS62126367A (ja) | 論理用集積回路 | |
| JPS6253019A (ja) | 論理回路 | |
| JP2586374B2 (ja) | 加算回路用テスト回路 | |
| JPS61136169A (ja) | 高速演算装置 | |
| JPS6117021B2 (ja) | ||
| JPS61213934A (ja) | シフトパス回路 | |
| JPH06160490A (ja) | 半導体装置 |