JPS58199495A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS58199495A JPS58199495A JP57082267A JP8226782A JPS58199495A JP S58199495 A JPS58199495 A JP S58199495A JP 57082267 A JP57082267 A JP 57082267A JP 8226782 A JP8226782 A JP 8226782A JP S58199495 A JPS58199495 A JP S58199495A
- Authority
- JP
- Japan
- Prior art keywords
- shift
- registers
- common
- mode signal
- shift mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Shift Register Type Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野の説明）
本発明は、シフトパスを段間に具備した複数筒のレジス
タによって構成したデータ処理装置に関する。
タによって構成したデータ処理装置に関する。
（従来技術の説明）
シフトパスを股間に具備した複数筒のレジスタによって
構成したデータ処理装置は公知であるが、斯かるデー″
夕処理装置ではシフトモード信号を複数筒のレジ□スタ
に共通に供給し、複数筒のレジスタにシフトインデータ
を一括してセラ卜するか、あるいはシフトアウト信号に
ょって複数筒のレジスタから一括してデータを取り出し
ていた。 ゛ □ 従して、レジスタ内部にシフト機能があるＫ ′
も゛かかわらず、本来の機能処理の目的ににシフト−能
が使用されず、レジスタ内容の表示、或はレジスタベの
データのセットの様に保守、あるいは試験の目的にのみ
使用されていた。
構成したデータ処理装置は公知であるが、斯かるデー″
夕処理装置ではシフトモード信号を複数筒のレジ□スタ
に共通に供給し、複数筒のレジスタにシフトインデータ
を一括してセラ卜するか、あるいはシフトアウト信号に
ょって複数筒のレジスタから一括してデータを取り出し
ていた。 ゛ □ 従して、レジスタ内部にシフト機能があるＫ ′
も゛かかわらず、本来の機能処理の目的ににシフト−能
が使用されず、レジスタ内容の表示、或はレジスタベの
データのセットの様に保守、あるいは試験の目的にのみ
使用されていた。
（発明の詳細な説明）
本発明の目的は、シフトパスを股間に具備した′複数箇
めレジスタが共通シフトモード信号に 。
めレジスタが共通シフトモード信号に 。
よって同時にシフト動作を行う様に構成された従来の方
式に加え、上・記複数箇のレジスタのう構成るレジスタ
のみを通常のシ、フトモードで動作させ、他のレジスタ
を通常の゛シフトモードではない特定モードで動作でき
る様に構成することによシ、余分なシフト回路を削減で
きる様に構成したデータ処理装置を提供することＫある
。
式に加え、上・記複数箇のレジスタのう構成るレジスタ
のみを通常のシ、フトモードで動作させ、他のレジスタ
を通常の゛シフトモードではない特定モードで動作でき
る様に構成することによシ、余分なシフト回路を削減で
きる様に構成したデータ処理装置を提供することＫある
。
（発明の構成と作用の説明）
本発明によるデータ処理装置は複数箇のレジスタと・ｉ
箇以上のＯＲゲートとから成立つ。
箇以上のＯＲゲートとから成立つ。
複数箇のレジスタはそれぞれシフトイン端子と、シフト
アウト端子と、モード選択端子とを具備したものである
。複数箇のレジスタのうち、相隣るレジスタのシフトア
ウト端子とシフトイン端子とを順次相互接続してシフト
パスを段間に構成し、シフトパルスを通過させることが
できる様にこれら複数箇のレジスタを縦続接続しである
。それぞれのＯＲゲートには複数のレジスタ構成のうち
のひとつが対応し、各ＯＲゲートにし： ′）、２
夕に接続されて”る・それぞれの０Ｒゲートは共通シフ
トモードか、あるいは特定シフトモードのひとつかを選
択して入力とし、対応するレジスタの・モード選択端子
に出力を与える。
アウト端子と、モード選択端子とを具備したものである
。複数箇のレジスタのうち、相隣るレジスタのシフトア
ウト端子とシフトイン端子とを順次相互接続してシフト
パスを段間に構成し、シフトパルスを通過させることが
できる様にこれら複数箇のレジスタを縦続接続しである
。それぞれのＯＲゲートには複数のレジスタ構成のうち
のひとつが対応し、各ＯＲゲートにし： ′）、２
夕に接続されて”る・それぞれの０Ｒゲートは共通シフ
トモードか、あるいは特定シフトモードのひとつかを選
択して入力とし、対応するレジスタの・モード選択端子
に出力を与える。
このような構成によって、ＯＲゲートを具備したレジス
タは選択された共通、またに特定のシフトモードで動作
することができるが、ＯＲゲートを具備しないレジスタ
は常に共通シフトモードで動作する。
タは選択された共通、またに特定のシフトモードで動作
することができるが、ＯＲゲートを具備しないレジスタ
は常に共通シフトモードで動作する。
（実施例の説明）
次に本発明ビついて図面をｉ照して詳細に説明する。第
１図におい七、共通シフトモード信号線１は第１〜第丁
：１のシフトパス６０１，６０２゜・・・・・・６０ｎ
−１を段間に具備した第１〜第ｎのレジスタ５０１．５
０２．・・曲５０ｎＫ供給されているため、共通シフト
モード信号線１上の信号の状態が１になると、最前段の
第ｎのレジスタ５０ｎはシフトインデータ線７００から
のデータをセットし、第ｎ −１〜第１のレジスタ５０
ｎ−１９・・・・・・５０１は順次データをシフトす
る。依って、最終段の＄１のレジスタ５０１Ｆｉ現在出
力されていするビットのひとつ下位に置かれへビットの
データをシフトアウト線８００に出力する。また、各レ
ジスタ内部の最下位ビットには、シフトパス線６０１〜
６０ｎ−１を介してそれぞれ前段レジスタのくフトアウ
トデータがセットされ、各レジスタ内部のデータは同一
に上位方向にシフトする。
１図におい七、共通シフトモード信号線１は第１〜第丁
：１のシフトパス６０１，６０２゜・・・・・・６０ｎ
−１を段間に具備した第１〜第ｎのレジスタ５０１．５
０２．・・曲５０ｎＫ供給されているため、共通シフト
モード信号線１上の信号の状態が１になると、最前段の
第ｎのレジスタ５０ｎはシフトインデータ線７００から
のデータをセットし、第ｎ −１〜第１のレジスタ５０
ｎ−１９・・・・・・５０１は順次データをシフトす
る。依って、最終段の＄１のレジスタ５０１Ｆｉ現在出
力されていするビットのひとつ下位に置かれへビットの
データをシフトアウト線８００に出力する。また、各レ
ジスタ内部の最下位ビットには、シフトパス線６０１〜
６０ｎ−１を介してそれぞれ前段レジスタのくフトアウ
トデータがセットされ、各レジスタ内部のデータは同一
に上位方向にシフトする。
次に、シフドパ、スを持つ複数箇のレジスタ構成におい
て共−通シフトモード信号線１に送出されたデータの状
態が０であり、第１の特定シフトモード信号線２に送出
されたデータの状態が１になると、第１のＯＲ回路３に
よ？て第２のレジスタ５０２がシフトモ、−ドとなり、
第２のレジスタ５０２のデータのみがシフトする。さら
に１、第２の特定シフトモード信１号線４．に送出され
たデータの状態が１になると、第２のＯＲ回路９によっ
て第４のレジネタ５０４のデータのみがシフトする。以
上の様に、＄１または第２の特定シフトモード信号線２
，４によって第２または第４のレジスタ５０２ 、５０
４のデータを独立してシフトさせることも可能である。
て共−通シフトモード信号線１に送出されたデータの状
態が０であり、第１の特定シフトモード信号線２に送出
されたデータの状態が１になると、第１のＯＲ回路３に
よ？て第２のレジスタ５０２がシフトモ、−ドとなり、
第２のレジスタ５０２のデータのみがシフトする。さら
に１、第２の特定シフトモード信１号線４．に送出され
たデータの状態が１になると、第２のＯＲ回路９によっ
て第４のレジネタ５０４のデータのみがシフトする。以
上の様に、＄１または第２の特定シフトモード信号線２
，４によって第２または第４のレジスタ５０２ 、５０
４のデータを独立してシフトさせることも可能である。
通常のデータ処理装置においてデータをシフトさせる場
合には、演算器を用いて同一人力データを加算（、Ｆ−
４＋、Ａ）するか、あるいはシフト回路１、またはセレ
クタ回路を用いてシフトする。しかし、本発明ではシフ
ト動作のみを独立して、行うことができ、るために、シ
フト動作に際して演算器、シフト回路、あるいはセレク
タ回路は使用しなくてもよい。このため、シフト動作と
並行して演算処理、あるいは演算結果のシフト処理を同
一のタイミング内で行うことが可能である。依って低コ
５ストで高性能のデータ処理装置を構成することができ
る。 。
合には、演算器を用いて同一人力データを加算（、Ｆ−
４＋、Ａ）するか、あるいはシフト回路１、またはセレ
クタ回路を用いてシフトする。しかし、本発明ではシフ
ト動作のみを独立して、行うことができ、るために、シ
フト動作に際して演算器、シフト回路、あるいはセレク
タ回路は使用しなくてもよい。このため、シフト動作と
並行して演算処理、あるいは演算結果のシフト処理を同
一のタイミング内で行うことが可能である。依って低コ
５ストで高性能のデータ処理装置を構成することができ
る。 。
（発明の詳細な説明）
本発明によれば以上説明したように、シフトパスを具備
した複数箇のレジスタのうち、一部のレジスタのみをシ
フトモードに設定することが可能な構成を採用してデー
タ処理装置を構成できるので、シフト回路段数を削減で
き、データ処理装置を低コスト化できるという効果があ
る。
した複数箇のレジスタのうち、一部のレジスタのみをシ
フトモードに設定することが可能な構成を採用してデー
タ処理装置を構成できるので、シフト回路段数を削減で
き、データ処理装置を低コスト化できるという効果があ
る。
第１図は本発明に依るデータ処理装置の一実施例を示す
ブロック図である。 １・・・共通シフトモード信号線 ２．４・・・特定シフトモード信号線 ３．９・・・ＯＲゲート ５０１〜５０ｎ・・・レジ
スタ６０１〜６０ ｎ −１・・・シフトパス７００・
・・シフトイン線 ８００・・・シフトアウト線特許出
願人 日本電気株式会社 代理人 弁理士 井ノ ロ 壽 （７）
ブロック図である。 １・・・共通シフトモード信号線 ２．４・・・特定シフトモード信号線 ３．９・・・ＯＲゲート ５０１〜５０ｎ・・・レジ
スタ６０１〜６０ ｎ −１・・・シフトパス７００・
・・シフトイン線 ８００・・・シフトアウト線特許出
願人 日本電気株式会社 代理人 弁理士 井ノ ロ 壽 （７）
Claims (1)
- それぞれシフトイン端子と、シフ）アウト端子と、モー
ド選択端子とを有し、相隣るシフトアウト端子とシフト
イン端子とを順次相互接続して構成したシフトパスを段
間に具備し、シフトパルスを通過させることができる様
に縦続接続した複数筒のレジスタと、共通シフトモード
が、あるいは特定シフトモードのひとつかを選択して入
力とし、前記複数筒のレジスタのうちの一部分のレジス
タに具備されている前記モード選択端子にそれぞれ出力
を与えるための１箇以上のＯＲゲートとを具備し、前記
一部分のレジスタのみを選択された前記シフトモードで
動作させ、前記複数筒のレジスタの残りを前記共通シフ
トモードで動作させることを特徴としたデータ処理装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57082267A JPS58199495A (ja) | 1982-05-14 | 1982-05-14 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57082267A JPS58199495A (ja) | 1982-05-14 | 1982-05-14 | デ−タ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58199495A true JPS58199495A (ja) | 1983-11-19 |
| JPS6243222B2 JPS6243222B2 (ja) | 1987-09-11 |
Family
ID=13769700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57082267A Granted JPS58199495A (ja) | 1982-05-14 | 1982-05-14 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58199495A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0484062A (ja) * | 1990-07-25 | 1992-03-17 | Kimura Kohki Co Ltd | 空気調和機 |
-
1982
- 1982-05-14 JP JP57082267A patent/JPS58199495A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6243222B2 (ja) | 1987-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5457698A (en) | Test circuit having a plurality of scan latch circuits | |
| JP3145976B2 (ja) | 半導体集積回路 | |
| JPS58124325A (ja) | 可変遅延段数シフト・レジスタ | |
| JPS58199495A (ja) | デ−タ処理装置 | |
| JPH06291604A (ja) | 可変遅延回路 | |
| JPWO2006054365A1 (ja) | マルチプレクサ回路 | |
| JPS63215212A (ja) | パルス回路 | |
| JPH01110274A (ja) | 試験回路 | |
| JPS6193711A (ja) | 遅延回路 | |
| JP2679820B2 (ja) | ビット反転装置 | |
| JPH0214813B2 (ja) | ||
| JPH0572615B2 (ja) | ||
| JPS61133727A (ja) | カウンタ故障分離回路 | |
| JP2655609B2 (ja) | 入出力回路 | |
| JP2617591B2 (ja) | シリアル演算回路 | |
| JPS60253315A (ja) | 可変遅延回路 | |
| JP2586374B2 (ja) | 加算回路用テスト回路 | |
| JPS5965352A (ja) | ソ−ト装置 | |
| JPH07152731A (ja) | ベクトル処理装置 | |
| JPH0383296A (ja) | シフト回路 | |
| JPS60138637A (ja) | 乗算器 | |
| JPS6370999A (ja) | 可変段数シフトレジスタ | |
| JPH05183424A (ja) | フィールド・プログラマブル・ゲート・アレイ | |
| JPS63246920A (ja) | ジヨゼフソン・デ−タ・セレクタ用単位セル | |
| JPS5755438A (en) | Data processing unit |