JPS63246920A - ジヨゼフソン・デ−タ・セレクタ用単位セル - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は電流注入型論理ゲートを用いたジョゼフソン・
データ・セレクタの改良に関し、特に複数個を直並列に
組合せることにより、容易にＮ入力選択用のデータ・セ
レクタに発展させることができる単位のデータ・セレク
タ・セルに関する。

〈従来の技術〉 一般に多数のデータの中から指定されたデータのみを抽
出するデータ・セレクタ（ないしデジタルマルチプレク
サ）は、単に机上の論理演算式に即する限り、最もゲー
ト数の少ない合理的な構成というものが考えられ、例え
ば四つの入力データＡ、Ｂ、Ｃ，Ｄの中から一つのデー
タのみを出力Ｆとして得たい場合、バイナリセレクト信
号は原理的に２ビツトＳ。、Ｓｌで良く、その補信号Ｓ
。、Ｓｌをも利用すると第３図示のような回路図を起こ
すことができる。

このデータ・セレクタ！０においては、それぞれ３入力
型である四つのアンドゲートＩＩ、１２，１３゜１４を
有し、それら各アンドゲートの出力の論理積を４入力型
のオアゲート１５で取るようになっており、各アンドゲ
ート１１．１２．１３．１４の第一入力にデータＡ、Ｂ
、Ｃ，Ｄが与えられる一方、第二、第三入力にはオアゲ
ート１５の出力Ｆに下記第１表の論理式に従う結果が得
られるように、補信号をも含めたセレクト信号Ｓ。、　
Ｓｏ、　Ｓ、　、　Ｓ、の中から所定の組合せで選択さ
れた二つが学えられるようになっている。

〈発明か解決しようとする問題点〉 上記した第３図示の論理回路図は、これが半導体回路系
であるならば、はとんどそのまま、実際のゲート素子を
用いて適当なる基板上に構築、実現することができる。

しかし、同じく上記第１表のデータ・セレクト論理を得
るにも、本出願人が開発し、すでに公知となっている４
ＪＬゲート等、電流注入型のジョゼフソン論理ゲートを
用いる場合には、第３図に示された回路図のままではデ
ータ・セレクタの実現は不能ないし極めて困難である。

これは電流注入型ジョゼフソン論理ゲートに固有の制約
条件によるもので、まず第一に、この種の電流注入型ジ
ョゼフソン論理ゲートでは一般にファンイン、ファンア
ウトの数に制限があり、実際には共に“２”以上は取り
難いし、第二にアンドゲートを組む場合、このアンドゲ
ートは受動素子として構成され、また入出力分離機能が
見込まれないので、入出力の干渉を防ぎ一定の利得を確
保するためには、その各入力前段にオアゲート構成を利
用したバッファを挿入しなければならないのである。

そこで実際上、この種のジョゼフソン論理回路における
アンドゲートは第４図示のように、単一入力単一出力の
オアゲート２］　、　２２を各入力データＡ、Ｂの線路
中に利得付きバッファとして配置し、その両オアゲート
出力をアンドゲート２３で皐るようにした一種のセル構
成としなければならず、換言すればアンド論理が必要な
個所にはこの第４図示のアンドゲート・セル２０を必ず
用いなければならないのである。

こうした条件から第１表に示されたデータ・セレクタを
構築する場合、実際には第３図示の回路構成とはなり得
す、例えば最も簡単化しても第５図示のようになる。

明らかなように、この第５図示のジョゼフソン・データ
・セレクタ２７においては、第４図示のジョゼフソン・
アンドゲート・セル２０を８個必要とし、さらに三つの
オアゲート２４　、２５　、２６を加えて構成されてお
り、半導体回路系で実現した場合に比し、著しくその構
成が複雑化している。

全ゲート数としても２７ゲートを要し、ゲート段数も６
段となるため、場合によってはジョゼフソンデバイスの
本来的な特徴である高速性をも損うことにもなり兼ねな
い。

本発明はこうした事情に鑑みて成されたもので、上述し
た電流注入型ジョゼフソン論理ゲートに固有の制約条件
を満たしながらもなお、簡易かつ信頼性の高い基本的な
２入力データ・セレクタを構成できる単位のセルを提供
し、これに基づき、これらセルを複数個、並直列に使用
することにより、複数入力選択用のジョゼフソン・デー
タ・セレクタの構成容易化も図ったものである。

〈問題点を解決するための手段〉 本発明は上記目的を達成するため、 ■各ゲートのファンイン、ファンアウトは２以下とする
； ■アンドゲートの入力は必ずオアゲートを介して受ける
ようにする： という既述の二つの制約条件ないし必須条件を損うこと
なく、簡単で信頼性が高く、また比較的汎用性の高い基
本的な２入力データ用ジョゼフソン・データ・セレクタ
・セルとして、次のような構成のセル構造を提案する。

二つの２入力電流注入型ジョゼフソン・オアゲートと、
該二つのオアゲートの出力の論理積を取る２入力電流注
入型ジョゼフソン・アンドゲートとから構成され、上記
２入力オアゲートの各−入力に各データを与え、各他入
力にセレクト信号を与えることにより、上記二つの入力
データのいずれか一方を上記アンドゲートの出力に選択
的に得ることを特徴とするジョゼフソン・データ・セレ
クタ用単位セル。

く作用および効果〉 本発明のジョゼフソン・データ・セレクタ用単位セルは
、基本的にはそのまま２入力データＡ。

Ｂに関するデータ・セレクタとして機能し、したがって
１ビットセレクト信号（補信号を含む）Ｓ（またはＳ）
の論理“１”　、“０”に応じ、アントゲート出力Ｆに
いずれか一方のデータ出力を得ることができる。

例えば一方のオアゲートの一入力にデータＡを与え、他
入力にセレクト信号Ｓを与えると共に、他方のオアゲー
トの一入力に他方のデータＢを、また他入力にセレクト
信号Ｓを与えるようにすると、アンドゲート出力Ｆの論
理式は次式■で表される。

Ｆ＝（Ａ＋Ｓ）・（Ｂ＋Ｓ）　　　　　　　　、、、、
、、■したがって明らかなように、Ｓ＝“０″でデータ
Ａが選択されてＦ＝Ａとなり、Ｓ＝“１″ではデータＢ
が選択されてＦ＝Ｂとなる。もちろん有意論理を逆転し
てセレクト信号Ｓ、Ｓの接続先を逆にすれば、上記関係
も逆転し、Ｓ＝“０”ではデータＢが選択される。

このようにして、まずもって基本的な２入力データに関
し、本発明の単位セルは十分にデータ・セレクト機能を
営み得ることが証明されたが、なおかつ、この所定の機
能を得るにも、この種ジョゼフソン論理ゲートに固有の
制約条件■。

■は完全に満たされていることが分かる。

すなわち、両オアゲート共、入力数は“２″であり、出
力数は“１”であるため、ファンイン、ファンアウト上
の規制はクリアしている。

同様に、アンドゲートに関してもファンイン、ファンア
ウト数の規制は満足されている外、特に入力端において
はそれぞれ前段のオアゲート出力を受けているため、必
然的に利得付きバッファを挿入したのと等価となる。

さらに望ましいことに、本発明のジョゼフソン・データ
・セレクタ用単位セルは、例えばカスケードに接続して
も上記制約条件を破ることなく、比較的簡単に複数入力
（Ｎ入力）に展開可能である。

例えば一つの単位セルの出力Ｆを新たな第一データＦ、
と考え、これを二つ目の単位セルの一方のオアゲートの
一入力に加え、他入力には新たな第二データＦ２を与え
れば、結局、それら新たな第一、第二データＦ、　、　
Ｆ２の間でのデータ・セレクト機能の結果として、当該
二つ目の単位セルのアンドゲート出力にはいずれか一方
のデータＦ＋　、　Ｆ２の選択結果が出力し得るため、
結局、当該二つ目の本発明単位セルの出力には三つの入
力データＡ。

Ｂ、Ｆ２の中から選択されたデータを得ることができる
。

さらに、上記において二つ目の本発明単位セルに与えら
れる第二データＦ２も、もう一つ追加された第三の本発
明セルの援用により、何等かの二つのデータＣ，Ｄの選
択結果であるならば、結局、四つのデータＡ、Ｂ、Ｃ，
Ｄに対するデータ・セレクタを構成することができる。

以下同様に、本発明のデータ・セレクタ用単位セルを複
数個、並直列に適宜用いれば、極めて容易にＮ入力デー
タ・セレクタが得られる。

〈実　施　例〉 第１図には本発明に従って構成されたジョゼフソン・デ
ータ・セレクタ用単位セル３０が示されており、この単
位セル３０はまた、最も基本的なデータ・セレクタとし
て、２入力データ・セレクタとして機能する。

その構成は、二つの２入力オアゲート３１　、３２と、
これら二つのオアゲート３１　、３２の出力の論理積を
取る２入力アンドゲート３３とから成っており、各２入
力オアゲート３１　、３２の各−入力には各データＡ、
Ｂが、また各他入力にはセレクト信号Ｓ、Ｓが与えられ
る。ゲートは全て電流注入型のジョゼフソン論理ゲート
であるか、明らかなように、この単位セル３０の出力Ｆ
は、すでに作用の項において述べた通り、式■に従うも
のとなる。

Ｆ＝（Ａ＋Ｓ）・（Ｂ＋Ｓ）　　　　　　　　、、、、
、、■そのため、Ｓ＝“０”でデータＡが選択されてＦ
＝Ａとなり、Ｓ＝“１″ではデータＢが選択されてＦ＝
Ｂとなる。

もちろん、セレクト信号Ｓ、Ｓの接続先を逆にすれば、
上記関係も逆転し、Ｓ＝“０”ではデータＢが選択され
る。

このようにして、まずもって基本的な２入力データに関
し、本発明の単位セル３０は、各ゲート３１　、３２　
、３３に関するファンイン、ファンアウト数の制限を守
り、アントゲート３３に関する入力端回路条件をも守り
ながら、十分にデータ・セレクト機能を営み得ることが
分かる。

さらに、本発明による電流注入型ジョセフソン・ゲート
を用いた中１位セル３０は、これを例えばカスケードに
接続することにより、Ｎを２以上の整数としてＮ入力用
のセレクタに簡単に発展させることができる。

例えば従来例との対比の都合上、４入力用ジョセフソン
・データ・セレクタを本発明の単位セル３０を用いて構
成した場合を第２図に挙げると、単位セルは３つ（３０
−、、３０−２，３（Ｌ３）で済んでいる。

第一の単位セル３０−１における第一の入力オアゲート
３１にはデータＡとセレクト信号Ｓ。が、第二の入力オ
アゲート３２には第二のデータＢとセレクト信号５０が
与えられており、第二の単位セル３０−２の第一の入力
オアゲート３１には第三のデータＣとセレクト信号Ｓｏ
が、第二の入力オアゲート３２には第四のデータＤとセ
レクト信号Ｓ０が与えられている。

そのため、第一の単位セル３０−１のアンドゲート３３
の出力Ｆ１は、先の式■においてＦ＝Ｆ、、Ｓ＝Ｓ。

とすると明らかなように、Ｓｏ＝“０”でデータＡが選
択されてＦ、＝Ａとなり、Ｓｏ＝“１”ではデータＢが
選択されてＦ、＝Ｂとなる。

同様にこのとき、第二の本発明単位セル３０−２のアン
ドゲート３３の出力Ｆ２は、Ｓｏ＝“０”でデータＣか
選択されてＦ２＝Ｃとなり、Ｓｏ”“ｌ”ではデータＤ
が選択されてＦ２＝Ｄとなる。

これら第一、第二の本発明単位セル３０−＋　、　３（
Ｌ２の出力Ｆ、　、　Ｆ２は、さらに第三の本発明単位
セル３０−３の入力オアゲート３１　、３２の一入力あ
てに与えられ、各オアゲートの他入力には第二ビットを
構成するセレクト信号Ｓｒ　、　Ｓｒが与えられている
。

したがって上記式■においてＡ　”　Ｆ＋、　　Ｂ　＝
　Ｆ２、Ｓ＝Ｓ、とすると明らかなように、この第三の
本発明ＣＩ′１．位セル３０−３の出力Ｆは、Ｓ、＝“
０”でデータＦ１が選択され、Ｓ、＝“１”でデータＦ
２が選択された結果となる。

これはもちろん、先に従来例に関して述べた真理値表で
ある第１表を満足するものとなる。

したかりて換言すると、当該第１表を満足するデータ・
セレクタを構成するに際し、ジョゼフソン論理ゲートを
採用する場合には、従来、第５図示のような比較的ゲー
ト数もケート段数も多い構成を採用しなければならなか
ったのに対し、本発明により規定された単位セル３０を
複数個用いるという思想においては、結果として見ると
、ゲート数は三つの単位セル３０−＋　、　３０−２　
、３０−＊中の全てのゲートを合計してもたった９個で
済み、ゲート段数も４段に抑えられていることが分かる
。

また同様に、第２図示の構成法は、本発明東位セル３０
を複数個、カスケードに用いる等すれば、Ｎ入力にも部
用に展開可能なことも教えている。

【図面の簡単な説明】

第１図は本発明により構成されたジョゼフソン・データ
・セレクタ用単位セルの概略構成図、第２図は本発明に
よる単位セルを複数個用いてＮ入力選択用のジョゼフソ
ン・データ・セレクタに発展させる場合の一例の回路構
成図、第３図は一般に半導体ゲートを用いれば実現可能
な４入力選択川データ・セレクタの論理回路図、第４図
は従来における電流注入型ジョゼフソン・アンドゲート
・セルの構成図、第５図は電流注入型ジョゼフソン論理
ゲートを用いて第３図示と等価な機能を営むための従来
における構成図、である。 図中、３０　、３Ｌ、　、　３０−２．３０−３は本発
明によるジョセフソン・データ・セレクタ用単位セル、
：ｌｌ　、　３２は電流注入型ジョゼフソン・オアゲー
ト、３３は電流注入型ジョゼフソン・アンドゲート、で
ある。 指定代理人　　　　　　工業技術院 電子技術総合研究を−１７−］ イス＝ａ５にン 第４図

Claims (1)

【特許請求の範囲】
1. 二つの２入力電流注入型ジョゼフソン・オアゲートと、
   該二つのオアゲートの出力の論理積を取る２入力電流注
   入型ジョゼフソン・アンドゲートとから構成され、上記
   ２入力オアゲートの各一入力に各データを与え、各他入
   力にセレクト信号を与えることにより、上記二つの入力
   データのいずれか一方を上記アンドゲートの出力に選択
   的に得ることを特徴とするジョゼフソン・データ・セレ
   クタ用単位セル。