JPS61133727A - カウンタ故障分離回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、カウンタを多用したＬＳＩ回路の試験のため
の回路に関する。

ＬＳＩの集積度は、年とともに急速に増大しつつある。

ＬＳＩの集積度が増大するにつれて、ＬＳＩ試験のため
の試験パターンの作成が困難となってきている。特に、
カウンタ回路を多用した場合、難度が飛躍的に増すのが
実状であり、このような難度を克復する手段の実現が望
まれている。

［従来の技術］ カウンタを多用したＬＳＩにおいて、集積度の増大とと
もにＬＳＩの試験パターンの作成に対する難度が増大す
る原因としては、次の２点が挙げられる。

（１）カウンタのカウント・アンプ（又はダウン）動作
のためのクロック数の増加 （２）モード選択の困難性 （１）は、多段のカウンタを使用した場合、特に問題と
なる。即ち、Ｎ段カウンタの場合に、最終段に“１”を
発生させるために必要なカウント・アップ・クロックの
数は、２ｎで゛ある。例えば、ｎ＝１２　の場合は４に
、ｎ＝１６　　の場合は実に６４Ｋ、となり、膨大なり
ロック数、即ち試験パターン数を要して、実用に適しな
くなる。

（２）は、複数のモードを有するカウンタに関する問題
点である。一般に、カウンタの動作モードとして、カウ
ント・アップ／ダウン、ロード、りリ′ア等が挙げられ
るが、モードを制御する信号が、ＬＳＩ外部ビンから容
易に発生できない回路構成になっていた場合、ならびに
、そのようなカウンタ・ブロックが複数個存在しており
、各々の制御信号の相関が全くない場合、カウンタの故
障を分離するための試験パターンの作成には、非常な困
難が伴う。

現在、ＬＳＩの試験パターンの作成を自動で行うプログ
ラムが開発され、使用されているが、これをカウンタ回
路に適用した場合、入力系列に擬似ランダムのパターン
が入る確率が高く、使用困難である。

従って１１手作業により作成せざるを得ないことになる
が、これも入力ビンから見て、論理が深いと、膨大な時
間を要することになり、諦めざるを得ないことが、しば
しばある。

即ち、このような場合は、カウンタ部分の完全な試験は
実施できないのが現状である。

［発明が解決しようとする問題点〕 上記に説明したように、カウンタを多用した１５１回路
の試験パターンの作成には、（１）カウンタのカウント
・アップ（またはダウン）動作のためのクロック数の増
加、（２）モード選択の困難性のため、極めて困難であ
ったが、本発明はこの困難性を解決しようとするもので
ある。

［問題点を解決するための手段］ 上記問題点は、小ビットの単位カウンタごとに与える、
キャリー・イン信号および各モード信号を、通常動作時
／試験時のために切換えを行うマルチプレクサを備え、
試験時において、キャリー・イン信号および各モード信
号を、ＬＳＩ外部ビンから一意的に決定可能とするよう
構成した本発明のカウンタ故障分離回路によって解決さ
れる。

［作用］ 即ち、カウンタを、ＬＳＩの設計単位となるユニ・ノド
・セル（例えば、４ビツト・カウンタ）単位ごとに外部
ビンから直接モードを決定し、試験パターンを与えるよ
うにするものである。

そのため、キャリー・イン信号および各モード信号（ロ
ード、イネプル１キヤリー、クリア等）の切換えを行う
ため、マルチプレクサを設け、これらのマルチプレクサ
を外部ピンから直接制御できるようにし、キャリー・イ
ン信号および各モード信号を外部ピンから直接与えるこ
とのできるようにするものである。

［実施例コ 以下第１図に示す実施例により、本発明の要旨を具体的
に説明する。第１図は、本発明の一実施例の回路構成ブ
ロック図である。

図において、ＣＴＲ１，ＣＴＲ２，ＣＴＲ１，ＣＴＲ４
は、各４ビツトの単位カウンタであって、４個で１６ビ
ソト・カウンタ・ブロックを構成する。

各単位カウンタＣＴＲ１，ＣＴＲ２，ＣＴＲ３，ＣＴＲ
４には、入力端子として、■クロックＣＬＫ、■ロード
しり。

■イネプルＥＮ、　　■キャリー・イン、■クリアＣし
Ｒ１■データ人力ＤＩの６種Ｍ＝９本があり、出力端子
として、■キャリー・アウトＣＯ１■データ出力ＤＯの
２種類：５本がある。

マルチプレクサＭＰＸ　＋は、各単位カウンタ　ＣＴＲ
Ｙ、　ＣＴＲ２，ＣＴＲ１，ＣＴＲａのロード入力ＬＤ
切換え用のスイッチであって、これの一方の入力は、通
常のシステム用のものである。

マルチプレクサＭＰＸ２は、各単位カウンタ　ＣＴＲＹ
、　ＣＴＲ２，ＣＴＲ３，ＣＴＲ４のイネプル人力ＥＮ
切換え用のスイッチであり、一方の入力は同じ（通常の
システム用のものである。

マルチプレクサＭＰＸ　３は、各単位カウンタ　ＣＴＲ
１，ＣＴＲ２，ＣＴＲ３，ＣＴＲａのクリア人力ＣＬＲ
切換え用のスイッチであり、一方の人力は同じ（通常の
システム用のものである。

マルチプレクサＭＰＸ　ａは、単位カウンタ（：ＴＲ＋
のキャリー・インＣＩの切換え用のスイッチであり、こ
れの一方の入力は通常のシステム用のものである。

マルチプレクサＭＰＸｓは、単位カウンタＣＴＲ２のキ
ャリー・インＣＩの切換え用のスイッチであり、これの
一方の入力は、単位カウンタＣＴＲ＋のキャリー・アウ
トＣＯからである。

マルチプレクサＭＰＸ　ｓは、単位カウンタＣＴＲ３の
キャリー・インＣＩの切換え用のスイッチであリ、これ
の一方の入力は、単位カウンタＣＴＩ？２のキャリー・
アウトＣＯからである。

マルチプレクサＭＰＸ７は、単位カウンタＣＴＲ４のキ
ャリー・インＣＩの切換え用のスイッチであり、これの
一方の入力は、単位カウンタＣＴＲ３のキャリー・アウ
トＣＯからである。

各マルチプレクサＭＰＸ　＋〜ＭＰＸ７は、例えば、ア
ンド・オア・インバータ回路で構成され、これらの制御
は、ＬＳＩの外部ビンである、試験モード信号端子ＴＭ
から同時に制御される。試験モード信号か“１”のとき
、試験モードとなる。

・　モード制御回路ＭＣＣは、ＬＳＩの外部ビンから、
各マルチプレクサＭＰＸ　＋〜ＭＰＸ　７へのモード信
号（ＬＤ、　ＥＮ、　ＣＬＲ，ＣＩ）を出力する。

モード制御回路ＭＣＣは、入力ピン数を少なくするため
、シリアル・イン／パラレル・アウトのシフトレジスタ
で構成され、従って、その入力信号は、クロフクＣＬＫ
、スキャン・イン・パルスＳＩＮ。

およびスキャン・クリアＳＣＲの３本である。

ＬＳＩ内に複数のカウンタ・ブロックを有する場合、例
えば、１６ビノト、１２ビツト８ビツトのカウンタ・ブ
ロックがあるような場合、各ブロックー斉に、同一モー
ドの試験を行える回路構成とする。即ち、基本となるモ
ード制御回路は１個とし、そこから、各ブロック共通に
モード信号を供給する。

また、テスト・モード信号ＴＭも、各プロ、ツク共通に
供給可能な論理構成とする。従って、各ブロックに独立
に必要なのは、キャリー・イン・マルチプレクス回路だ
けである。

［発明の効果］ 以上説明のように本発明によって、各カウンタのモード
を一意的に制御可能であり、単位カウンタ回路ごとに、
試験パターン信号を与えることができ、試験パターンの
作成を容易化し、従来不可能に近かった試験パターンの
作成をも、可能とする効果を有するものである。

【図面の簡単な説明】

第１図は本発明の一実施例の回路構成ブロック図である
。 図面において、 ＭＣＣはモード制御回路、 ＣＴＲ＋　〜ＣＴＲ＜は４ビツト・カウンタ、門ＰＸＩ
　−ＭＰＸ７はマルチプレクサ、ＣＬＫはクロック、　
　　　　ＬＤはロード、ＥＮはイネプル、　　　　ＣＬ
Ｒはクリア、ＣＩはキャリー・イン、　ＣＯはキャリー
・アウト、ＤＩはデータ入力、　　　　ＤＯはデータ出
力、ＴＩ’ｌはテスト・モード信号端子、 ＳＩＮはスキャン・イン信号端子、 ＳＣＲはスキャン・クリア信号端子、 をそれぞれ示す。 算　１２

Claims (1)

【特許請求の範囲】
1. カウンタを含むＬＳＩ回路において、小ビットの単位カ
   ウンタごとに与える、キャリー・イン信号および各モー
   ド信号を、通常動作時／試験時のために切換えを行うマ
   ルチプレクサを備え、試験時において、前記キャリー・
   イン信号および前記各モード信号を、ＬＳＩ外部ピンか
   ら一意的に決定可能とするよう構成したことを特徴とす
   るカウンタ故障分離回路。