SU873235A1 - Дешифратор - Google Patents

Дешифратор Download PDF

Info

Publication number
SU873235A1
SU873235A1 SU792855617A SU2855617A SU873235A1 SU 873235 A1 SU873235 A1 SU 873235A1 SU 792855617 A SU792855617 A SU 792855617A SU 2855617 A SU2855617 A SU 2855617A SU 873235 A1 SU873235 A1 SU 873235A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
group
decoder
elements
cell
Prior art date
Application number
SU792855617A
Other languages
English (en)
Inventor
Виктор Иванович Корнейчук
Владимир Петрович Тарасенко
Володя Христов Цонев
Original Assignee
Киевский Ордена Ленина Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Киевский Ордена Ленина Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции filed Critical Киевский Ордена Ленина Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции
Priority to SU792855617A priority Critical patent/SU873235A1/ru
Application granted granted Critical
Publication of SU873235A1 publication Critical patent/SU873235A1/ru

Links

Landscapes

  • Character Discrimination (AREA)

Description

Изобретение относитс  к вычислительной технике и может быть примене но в дешифраторах универсальных и специсшизированных цифровых вычислительных машин. Известны схемы дешифраторЬв контролем и обнаружением ошибок, содержащие элементы И, ИЛИ, схемы KOHt Рол  С1,С23 и СЗ. Недостатком таких дешифраторов  в л етс  плоха  диагностируемость, сое то ща  в том, что в них контролируетс  непосредственно работа дешифраторов и обнаруживаютс  наиболее веро  тные ошибки (чаще всего по вление двух ИЛИ более единиц или отсутствие единицы на выходах дешифратора). При обнаружении ошибки часто нельз  указать элементарную логическую схему, в которой она произошла, поэтому необходимо проводить проверку правильности работы дешифратора на всех наборах входных переменных, что св зан с большими затратами машинного времени .. Наиболее близким техническим реше нием кпредлагаемому изобретению  вл етс  дешифратор, состо щий из двух каскадов однотипных модулей, каждый из которых имеет два иифо «ационных входа, два управл ющих входа и четыре выхода, причем управл ющие входы дл  каждого модул  первого каскада соединены вместе, а к управл ющим входам модулей второго каскада подключено по одному выходу модулей первого каскада, причем наборы выходов модулей первого каскада не повтор ютс , а первые и вторые информационные входы модулей второго каскада соединены соответственно между собой 4. Недостатком этого устройства  вл етс  то, что дл  полной диагности-g ки такой схемы необходимо подавать 2. входных наборов, что приводит к большим затратам мгилинного ремеии. Цель изобретени  - повышение быстродействи  контрол  и диагностики путем сокращени  числа наборов, необходимых дл  полной диагностики дешифратора. Поставленна  цель достигаетс  тем, что в дешифратор, содержащий две группы дешифрирующих Ачеек, причем информационные входы дешифрирующих  чеек первой группы  вл ютс  группой информационных входов дешифратора , первый и второй управ  кхцие входы каждой дешифрирующей  чейки
первой группы объединены и  вл ютс  соответственно первым и вторым управл ющими входами дешифратора, выходы каждой 1-ой дешифрирующей  чейки второй группы  вл ютс  группой выходов дешифратора,.введена группа из 2п элементов ИЛИ, к первому и второму управл ющим входам каждой девшфоиоующей  чейки торой ГРУППЫ подключены выходы соответствующей пагы элементов ИЛИ, первые входы всех элементов ИЛИ группы соединены с третьим управл ющим входом дешифpaTopai . каждый i -и выход к-ой дешифрлрующей  чейки первой группы соединен со вторыми входами Р-ых элементов ИЛИ группы ((к-1)+ 4(ч- + €, где С 1-4, , 1-4 , первые информационные входы дешиффирующих  чеек второй группы объединены и  вл ютс  первым информационным входом дешифратора, вторые информационные входы дешифрирук цих  чеек второй групгш объединены и  вл ютс  вторым информационным входом дешифратора.
Кроме того, кажда  дешифрирующа   чейка содержит четыре элемента И идва.элемента НЕ, причем первый и второй управл кйдие входы дешифрирукицей  чейки соединены соответственно с первыми и вторыми входами всех элементов И, выходы которых  вл ютс  выходами дешифрирующей  чейки , первый информационный вход дешифрирующей  чейки соединен с первыми входами первого и второго элементов И и через первый элемент НЕ с первыми входами третьего и четвертого элемента И, второй информационный вход дешифрирукмцей чейки соединен со вторыми входами первого и третьего элемента И и через Ьторой элемент НЕ со вторыми входами второго и четвертого элементов И.
На фиг. 1 приведена схема дешифратора , на фиг. 2 дешифрирукхца   чейка .
Дешифратор содержит дешифрирующие  чейки 1.1 и 1.2 первой группы, .дешифрирующие  чейки 2.1...2.16 второй группы, информационные входы устройства 3.1 и 3.2, входную шину устройства 4.1 и 4.2, входную шину устройства 4.3, информационные входы дешиф ратора 5.1 и 5.2 управл ющий вход 6, элементы ИЛИ 7.1, 7.2...7.32. Дешифрирующа   чейка состоит иэ двух элементов НЕ 8.1 и 8.2 и четырех элементов И 9.1...9.4, информационных входов 10.1 и 10.2, управл ющих входов 11.1 и 11.2, выходов 12.1...12.4 дешифрирукнцей  чейки.
Дешифратор работает следующим образом .
При нормальном режиме работы на управл ющий вход 6 подаетс  логический сигнал О и тогда сигналы на выходах элементов ИЛИ 7 группы определ ютс  только сигналами на выходах Ьешифрирующей первой группы 1.1 и 1.2. При этом на управл ющие входы дешифрирующих  чеек первой группы 1.1 и 1.2 всегда подаетс  ло гический сигнал 1. Возбужденным будет тот выход дешифратора, который соответствует набору входных информационных сигналов, подаваемых на входы 3.1 и 3.2, 4.1 и 4.2, 5.1
и 5.2. Когда необходимо проводить
диагностику дешифратора, на управл ю-, щий вход б подают логический сигнал 1. Тогда на всех выходах элементов 7 группы сигналы равны 1 и все элементы И 9 дешифрирующих  чеек
5 второй группы 2.1...2.16 открыты.
На входы 5.1 и 5.2 подаютс  всевозможг ные кодовые комбинации (в данном случае их 2 и тем самым последовательно возбуждены все выходы 12.1...
0 12.4 каждой дешифрирук дей  чейки второй группы. Таким образом, на первом этапе провер ютс  дешифрирующие  чейки второй группы дешифратора 2. 1. .. 2. 16. После этого на управл ющий вход 6 подают сигнал логического О. На входы 5.1 и 5.2 можно подавать любой набор. Подава  на входы 3.1 и 3.2,4.1 и 4.2 всевозможные кодовые комбинации (в данном
Q случае их ) можно прэверить
правильность -функционировани  дешифрирующих  чеек первого-каскада 1.1 и 1.2. Необходимость проверки на всех наборах входных сигналов дл  дешифрирующих  чеек первой группы 1.1 и 1.2 вытекает из того, что надо проверить прохождение сигналов с выходов дешифрирующих  чеек первой группы к выходам всех дешифрирующих  чеек второй группы 2.1...2.16. На
0 этом диагностика дешифратора заканчиваетс .
Таким образом, дл  проверки правильности функционировани  дешифратора , nocTpo jHoro на однотипных
5 дешифрирующих  чейках, необходимо подать на его входы 2 наборов, т..е. 20, а не 2 64. Сокращение ..числа наборов, йеобходиьалх дл  полной диагностики, приводит к сокращению
Q времени, затрачиваемого на нее. Очевидно , что быстродействие дешифратора , построенного на однотипных дешифрирующих  чейках с дополнительными элементами ИЛИ, не уменьшаетс . При увеличении числа дешифрируемых
разр дов выигрыш в быстродействии контрол  еще больше.

Claims (4)

  1. Формула изобретени 
    Дешифратор, содержащий две группы, дешифрирующих  чеек, причем информационные входы дешифрирующих  чеек первой группы  вл ютс  группой информационных входов дешифратора, первый и второй управл ющие входы каждой дешифрирующей  чейки первой группы объединены и  вл ютс  соответственно первым и вторым управл ющими входами дешифратора, выходы каждой дешифрирующей  чейки второй группы  вл ютс  группой выходов дешифратора, отличающийс  тем, что, с целью повышени  быстродействи  кон рол  и диагностики, в него введена группа из 2 и элементов ИЛИ, к первому и второму управл ющим входгш каждой дешифрирующей  чейки второй группы подключены выходы соответствующей пары элементов ИЛИ, первы входы всех элементов ИЛИ группы соединены с третьим управл ющим входом дешифратора, каждый f-ый выходК-о дешифрирующей  чейки первой группы соединен со вторыми входами Р-ых элементов ИЛИ группы ( (к-1)+ 4M-1)+ е , где е-1-4, к 1-2, 4 1-4), первые информационные входы дешифрирующих  чеек второй группы объединены и  вл ютс  первым информационным входом дешифратора, вторые информационные входы дешифрирующих  чеек второй группы объединены и  вл ютс  втрршд информационным входом дешифратора.. ; 2. Дешифратор по п.1, о т-л и ч а ю щ и и с   тем, что кажда  дёшифрирующа   чейка содержит четыре элемента И и два элемента НЕ, причем первый и второй управл ющие входы дешифрирующей  чейки соединены соответственно с первыми и вторыми входа . ми всех элементов И, выходы кото(ос  вл ютс  выходами дешифрирующей  чейки, первый информационный вход дешифрирующей  чейки соединен с первюш входами первого и второго элементов И и через первый элемент НЕ с первыми входами третьего и четвертого элемента И, второй информационный вход дешифрирующей Ячейки сое-. дин.ен со вторьми входами первого и третьего элемента И и через второй элемент НЕ со вторьв ш входами второго и четвертого элементов И. Источники инфО1 мации прин тые во внимание при экспертизе 1.Авторское свидетельство СССР 305472, кл. G 06 F 5/02, 16,03.70.
  2. 2.Авторское свидетельство СССР № 398951, кл. G 06 F 11/02, 24.04.70.
  3. 3.Пате т США 3585377, 235-135, опублик. 16.06.69.
  4. 4.Корнейчук В.И.Тарасенко В.Н и Тесленко А.П. Синтез модульных структур дешифраторов. Автоматика и вычислительна  техника, 1973, № 6, 0.68, рис. 4 (прототип).
SU792855617A 1979-12-17 1979-12-17 Дешифратор SU873235A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792855617A SU873235A1 (ru) 1979-12-17 1979-12-17 Дешифратор

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792855617A SU873235A1 (ru) 1979-12-17 1979-12-17 Дешифратор

Publications (1)

Publication Number Publication Date
SU873235A1 true SU873235A1 (ru) 1981-10-15

Family

ID=20866133

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792855617A SU873235A1 (ru) 1979-12-17 1979-12-17 Дешифратор

Country Status (1)

Country Link
SU (1) SU873235A1 (ru)

Similar Documents

Publication Publication Date Title
US3938087A (en) High speed binary comparator
SU873235A1 (ru) Дешифратор
US3221154A (en) Computer circuits
SU873237A1 (ru) Устройство дл сравнени чисел в системе остаточных классов
SU712960A1 (ru) Устройство дл контрол дешифраторов
SU1361541A1 (ru) Устройство дл сравнени чисел
SU796840A1 (ru) Устройство дл определени положени чиСлА HA чиСлОВОй ОСи
SU1434449A2 (ru) Вычислительное устройство
SU1298802A2 (ru) Шифратор
SU1037261A1 (ru) Устройство дл контрол цифровых блоков
SU1270774A2 (ru) Устройство дл выделени остатка по переменному модулю
SU884147A1 (ru) Устройство контрол счетчика
SU1068942A1 (ru) Устройство дл контрол двоичной информации в кодах Бергера
SU1103239A1 (ru) Устройство дл контрол параллельного кода на четность
SU818018A1 (ru) Устройство дл контрол числаЕдиНиц B КОдЕ
SU911510A1 (ru) Устройство дл определени максимального числа
SU1030797A1 (ru) Устройство дл сортировки @ @ -разр дных чисел
SU616624A2 (ru) Элемент ассоциативной матрицы
SU1188729A2 (ru) Устройство дл сравнени чисел
SU1365088A1 (ru) Устройство дл сопр жени магистралей
SU824192A1 (ru) Устройство дл сравнени чисел
SU1173416A1 (ru) Устройство дл обнаружени искажений в двоичных последовательност х
RU2040040C1 (ru) Устройство для мажоритарного выбора сигналов
SU1451780A1 (ru) Трехканальное мажоритарное резервированное запоминающее устройство
SU680001A1 (ru) Цифрова интегрирующа структура