SU1103239A1 - Устройство дл контрол параллельного кода на четность - Google Patents
Устройство дл контрол параллельного кода на четность Download PDFInfo
- Publication number
- SU1103239A1 SU1103239A1 SU833555348A SU3555348A SU1103239A1 SU 1103239 A1 SU1103239 A1 SU 1103239A1 SU 833555348 A SU833555348 A SU 833555348A SU 3555348 A SU3555348 A SU 3555348A SU 1103239 A1 SU1103239 A1 SU 1103239A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- group
- elements
- input
- inputs
- outputs
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПАРАЛЛЕЛЬНОГО КОДА НА ЧЕТНОСТЬ, содержашее регистр, две группы элементов И, элемент ИЛИ, триггер и два элемента И, причем выхоцы элементов И первой гругшы соединены с соответствующими вхсЗдами элемента ИЛИ, выход которого соединен со счетным входом триггера, единичный и нулевой выходы которого соединены с первыми входами соответственно первого и второго элементов И, вторые входы которых объединены , первый вход каждого i-го элемента И первой группы
Description
Изобретение относитс к области автоматики и вычислительной техники и может быть использовано в цифровы вычислительных устройствах дл обна ружени ошибок при передаче информа ции в двоичном коде. Известно устройство дхйи контрол параллельного кода на четность, при цип работы которого основан на сдвиг контролируемого кода , содержащее сдв гающий регистра ,элемент И и триггер Нэвысокое быстродействие этого устройства обусловлено поразр дным сдвигом информации в регистре при анализе ее на четность. Наиболее близким по техническому решению к предлагаемому вл етс устройство дл определени четности информации) содержащее регистр, раз р дные входы которого вл ютс первыми входами устройства, элемент за держки, три элемента И, элемент ИЛИ выход которого соединен со счетным входом триггера, выходы -которого соединены с первыми входами двух эл ментов И, выходы которых вл ютс вы ходами устройства, единичные и нуле вые выходы регистра соединеныс пер выми входами соответствующих элемен тов И первой И второй группы, выхо ды элементов И первой группы соединены с нулевыми -входами соответствующих разр дов регистра и соответствующими входами элемента ИЛИ, вых каждого i-ro элемента И второй группы соединен с вторыми входами (i+1) -х элементов И первой и второй групп (1 1 i п, где п - разр дность регистра ) 2. Недостатком устройства также вл етс недостаточное быстродействие и уничтожение информации на регистре при ее контроле. Цель изобретени - повышение достоверности контрол и быстродействи Поставленна цель достигаетс : .. тем, что в устройство дл контрол параллельного кода на четность, содержащее регистр, две группы элементов И, элемент ИЛИ,-триггер и два элемента И, причем выходы элементов И первой группы соединены с соответствующими входами элемента ИЛИ, выход которого соединен со счетным входом триггера, единичный и нулевой выходы которого соединены с первыми входами соответственно первого и втО рого элементов И, вторые входа которых объединены, первый вход каждого i-ro элемента И первой группы (1 «: 1 h/2, где п -разр дность регистра ) соединен с первым входом iго элемента И второй группы, информационные входы регистра вл ютс информационными входами устройства, выходы первого и второго элементов И вл ютс выходами устройства, введены группа узлов свертки по модулю два, группа элементов ИЛИ и группа элементов задержки, причем выходы каждых (21-1) и 2i-ro разр дов регистра соединены Свходами i-ro узла свертки по модулю два группы (1 i i п/2 ) , выходы нечетности и четности каждого i-ro узла свертки по модулю два соединены с вторыми входами i-x элементо-в И первой и второй групп соответственно,, выход каждого i-ro Элемента И первой группы через соответствующий элемент задержки группы соединен с первым входом i-ro элемента ИЛИ группы, вттброй вход которого соединен с выходом i-ro элемента и второй группы, выход кажого j-ro элемента ИЛИ группы соединен с первым входом (j+.)-ro элемента И первой группы (1 j п/2 ), первый вход первого элемента И первой группы вл етс входом запуска устройства, выход п/2 -го элемента ИЛИ группы соединен с вторым входом первого элемента И. На чертеже приведена функционгшьна схема устройства дл контрол параллельного кода на-четность. Устройство содержит регистр I,группу 2 узлов свертки по модулю, два, выходы 3 четности и выходы 4 нечетности узлов свертки по модулю два группы 2, вход 5 запуска устрой, ства, первую группу б элементов И, группу 7 элементов задержки, вторую группу 8 элементов И, группу 9 элементов ИЛИ, элемент ИЛИ 10, триггер II,элементы И 12 и 13 Устройство работает следую1цим образом . На информационные входы регистра 1 поступает п-разр дный двоичный код. Узлы 2 свертки по модулю два группы дл каждых двух разр дов регистра 1 формируют сигнал, соответствующий четному числу единиц, снимаемый с выхода 3, или нечетному чис лу единиц, снимаемый с выхода 4, По сигналу запуска, который поступает на вход 5 устройства, в зависимости от наличи сигнала с выхода 3 или 4 на выходе первых элементов и б или 8по вл етс сигнал. Если сигнал снимаетс с выхода 4, то с выхода первого элемента И б первой группы он поступает на вход элемента ИЛИ 10, а с его выхода-на счетный вход триггера 11. Одновременно этот сигнал с выхода первого элемента И б первой группы через элемент 7 задержки, обеспечивающий задержку сигнала на врем переключени триггера 11, поступает через элемент ИЛИ 9группы на опрос очередной пары элементов И первой 6 и второй 8 групп. Если сигнал снимаетс с выхода 3 узла 2, принимающего сигналы от вух младших разр дов регистра 1,
Claims (1)
- УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПА- . РАЛЛЕЛЬНОГО КОДА НА ЧЕТНОСТЬ, содержащее регистр, две группы элементов И, элемент ИЛИ, триггер и два элемента И, причем выхеды элементов И первой группы соединены с соответствующими входами элемента ИЛИ, выход которого соединен со счетным входом триггера, единичный и нулевой выходы которого соединены с первыми- входами соответственно первого и второго элементов И, вторые входы которых объединены, первый вход каждого i-ro элемента И первой группы (1 4 i < п/2, где п— разрядность регистра) соединен с первым входом i-ro элемента И второй группы, информационные входа регистра являются информационными входами устройства, выхода первого и второго элементов И являются выходами устройства, отличающеес я тем, что, с целью повышения достоверности контроля и быстродействия, в него введены группа узлов свертки по модулю два, группа.элементов ИЛИ и группа элементов задержки, причем выхода каждого (2i-l) и 2i-ro разрядов регистра соединены с входами i— го узла свертки по модулю два групг пы (1 4 1ΛΜ2 ) , выхода нечетности и четности каждого i-ro узла свертки по модулю два соединены с вторыми входами i-x элементов И первой и второй групп соответственно, выход каждого i-го элемента И первой труп- $д пы через соответствующий элемент задержки группы соединен с первым входом i-ro элемента ИЛИ группы, второй вход которого соединен с выходом iго элемента И второй группы, выход каждого j-ro элемента ИЛИ группы соединен с первым входом (j+l)-ro элемента И первой группы (1 £ т <п/2) первый вход первого элемента И первой группы является входом запуска устрой ства, выход η/2-го элемента ИЛИ группы соединен с вторым входом первогд элемента И,BumrrTis >
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833555348A SU1103239A1 (ru) | 1983-02-16 | 1983-02-16 | Устройство дл контрол параллельного кода на четность |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833555348A SU1103239A1 (ru) | 1983-02-16 | 1983-02-16 | Устройство дл контрол параллельного кода на четность |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1103239A1 true SU1103239A1 (ru) | 1984-07-15 |
Family
ID=21050657
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833555348A SU1103239A1 (ru) | 1983-02-16 | 1983-02-16 | Устройство дл контрол параллельного кода на четность |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1103239A1 (ru) |
-
1983
- 1983-02-16 SU SU833555348A patent/SU1103239A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Автсрское свидетельство СССР 530332, кл. G 06 F 11/10, 1973. 2. Авторское свидетельство СССР 552609, кл. G 06 F 11/08, 1973 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5958558A (ja) | 並列周期的冗長チエツク回路 | |
SU1103239A1 (ru) | Устройство дл контрол параллельного кода на четность | |
SU934477A1 (ru) | Устройство дл формировани контрольного кода по четности | |
SU1206783A1 (ru) | Устройство дл контрол параллельного двоичного кода на нечетность | |
SU1013959A1 (ru) | Устройство дл определени четности информации | |
SU1349009A1 (ru) | Декодирующее устройство | |
SU818018A1 (ru) | Устройство дл контрол числаЕдиНиц B КОдЕ | |
SU945958A1 (ru) | Генератор рекуррентной последовательности импульсов с самоконтролем | |
SU1117848A1 (ru) | Дешифратор двоичного циклического кода | |
SU1732464A1 (ru) | Счетчик импульсов в коде Фибоначчи | |
SU1541607A1 (ru) | Устройство дл обнаружени пакетных ошибок | |
SU1683179A1 (ru) | Устройство дл уплотнени @ -кода | |
SU1718386A1 (ru) | Декодирующее устройство линейного циклического кода | |
SU1662009A1 (ru) | Устройство дл контрол 2-кода Фибоначчи | |
SU1487197A1 (ru) | Peгиctp cдbигa -koдa | |
SU1188783A2 (ru) | Устройство дл сдвига информации | |
SU1173416A1 (ru) | Устройство дл обнаружени искажений в двоичных последовательност х | |
SU514439A1 (ru) | Счетчик с устройством контрол | |
SU1615724A1 (ru) | Устройство дл контрол двоичного кода на четность | |
SU1030816A1 (ru) | Устройство дл геометрических преобразований изображений объектов | |
SU1081637A1 (ru) | Устройство дл ввода информации | |
SU813434A1 (ru) | Устройство дл контрол регистраСдВигА | |
SU607349A1 (ru) | Устройство дл мажоритарного декодировани | |
SU1755326A2 (ru) | Регистр сдвига | |
SU470927A1 (ru) | Устройство мажоритарного декотировани при трехкратном повторении дискретной информации |