SU873237A1 - Устройство дл сравнени чисел в системе остаточных классов - Google Patents

Description

1

Изобретение относитс  к автоматике и вычислительной технике, в частности к информационно-измерительной технике, и может быть использовано дл  обрабЬт-j ки данных в информационно-измеритель- , ных системах и в цифровых вычислительных машинах, работающих в системе остаточных классов и реализующих допусковый контроль.IQ

Известно устройство дл  сравнени  чисел в системе остаточных классов, содержащее сумматоры, элементы И и НЕ регистры и узлы анализа Cl.

Недостатком известного устройства  вл етс  невозможность сравнени  чи- «5 сел с заранее заданной погрешностью.

Наиболее близким техническим решени м к предложенному  вл етс  устройство , содержащее узлы делени , регистры , сумматоры, блок сравнени  на ра- венство, блок сравнени  и два коммутатора , причем выходы регистров первого и второго блоков преобразовани  соединены соответственно со входами „ первого и второго коммутаторов, в1ыхот ды которых подключены ко входам блр- ка сравнени  на равенство, один из выходов которого соединен с первым входом блока сравнени , а другой выход - с первым входом второго эле- 30

мента ИЛИ, выход которого соединен со вторым входом блока сравнени , третий и четвертый входы которого подключены соответственно к выходам, элементов И группы первого и второ- . го блоков преобразовани , а выходы блока сравнени , служат выходами устройства 23.

Недостатками этого устройства  вл ютс  невозможность сравнени  чисел с заданной погрешностью,.невысокое быстродействие, обусловленное наличием узлов делени , а также больша  сложность,

Цель изобретени  - расширение функциональных возможностей, за счет сравнени  с заданной погрешностью, повышение быстродействи .

Эта цель достигаетс  тем, что в устройство дл  сравнени  чисел в системе остаточных классов, содержащее первый и второй регистры, п,  чеек анализа, триггер, элементы И, ИЛИ, схему сравнени  на равенство, причем каждые -i -ые группы входов первого и второго регистров, где л -1,2,... п, соединены с информационными входами первой.и второй .группы входов соответственно л -ой  чейки анализа , кажда  из которых состоит из

групп элементов И, элементов ИЛИ и сумматора, а информационные входы первой группы входов каждой  чейки анализа соединены с информационными входами элементов И первой и второй групп, а информационные входы второй группы входов каждой  чейки анализа подключены к информационным входам элементов И третьей и четвертой .групп, первый управл ющий вход каждой  чейки анализа соединен с управл ющими входами элементов И второй и четвертой групп, а второй управл ющий вход каждой  чейки анализа подключен к управл ющим входам элементов И первой и третьей групп, выходы элементов И первой и четвертой групп каждой  чейки coeдинeн iI со входами элементов ИЛИ первой группы, выходы которых подключены к первым входам сумматора, выходы элементов И второй и третьей групп соединены со входами элементов ИЛИ второй группы, выходы которых подключены ко вторым входам сумматора, вьаходы которого соединены с выходами  чейки анализа, введен регистр уставок и схема сравнени : .с уставками, а вход запуска устройства соединен с первым входом первого элемента ИЛИ, выход которого подключен ко входу установки в единичное состо ние триггера, а инверсный и прмой выходы которого соединены с первыми и вторыми входами управлени  соответственно всех  чеек анализа, выход каждой ч-ой  чейки анализа подключены к L-ым входам схемы сравнени  на равенство и второго элемента. ИЛИ, выход которого соединен с информационным входом элемента И, выход которого подключен к первому входу схемы сравнени  с уставками, второй вхо которой соединен свыходом регистра уставок, первый выход схемы сравнени  на равенство подключен к управл ющему входу элемента И и ко вторрму входу первого элемента ИЛИ, а второй выход схемы сравнени  на равенство соединен со входом установки в нулевое состо ние триггера.

На чертеже представлена функциональна  схема устройства.

Устройство содержит  чейки анализа Ijf, ±2 V) кажда  из которых .состоит из групп элементов И 2jf 22, ....24, групп элементов ИЛИ 3j) , 3;, и сумматора 4 , регистры 5 и 6, схемы сравнени  на равенство 7, схема 8 сравнени  с уставками , 9 регистр уставок, триггер 10, элементы ИЛИ 11 и 12, элемент И 13 и вход запуска 14.

Устройство работает следующим образом .

К моменту начала сравнени  в регистрах 5 и 6 записаны сравниваемые два числа (А и В соответственно} , а в регистре 9 уставки записана требуема  уставка.

После подачи сигнала на шину запуска 14 через элемент ИЛИ 11 триггер 10 устанавливаетс  в единичное состо ние. Тем самым разрешаетс  .прохождение информации через элементы И группы 2.f и 2 каждой  чейки анализа. В результате через элементы ИЛИ на суммирующие входы сумматоров 4  чеек анализа подаетс  код из регистра 5 а на вычитающие входы - кdfд из регистра 6. Таким образом вычисл етс  разность А - В параллельно во всех модул х системы остаточных классов, т.е. определ ютс  числа

--а--ъ, , ...,и

где

А mod У

Ь HBiMod Г - i - модуль системы остаточных

классов.

Дальнейша  работа устройства определ етс  работой блока сравнени  на равенство 7. Если блок сравнени  на равенство 7 зафиксировал равенство всех чисел d между собой, то он через элемент И 13 разрешает прохождение любого из чисел выхода элемента ИЛИ 12 на один из входов схемы 8 сравнени  с уставкой. Схема 8 сравнени  с уставкой осуществл ет сравнение (по принципу больше-меньше величины поступившего числа со значением уставки, записанном в регистре 9 уставок. Указанное сравнение производитс  в обычном позиционном коде. Сигнал сравнени  на выходе схемы 8 сравнени  с уставкой  вл етс  выходным сигналом всего устройства. Одновременно с указанными действи ми схема сравнени  на равенство 7 через второй вход элемента ИЛИ 11 подтверждает состо ние триггера 10. Если блок сравнени  на равенство 4 не зафиксировал равенство всех чисел d между собой, в этом случае числа на вход элемента И 13 не попадают и работа схемы 8 сравнени  с уставкой блокируетс . Одновременно сигнал с инверсного выхода схемы сравнени  на равенство 4 измен ет состо ние триггера 10 на противоположное. Этим разрешаетс  прохождение информации через элементы И группы 2, 2 каждой  чейки анализа. Теперь через группы элементов ИЛИ 3 на вычитающие входы сумматоров 4 подаетс  код регистра 5 , а на суммирующие входы код из регистра 6. Таким образом вычисл етс  разность А - В параллельно во всех модул х системы остаточных классов, т.е. теперь определ ютс числа

Claims (2)

1. . Дальнейша  работа устройства совпадает с описанной во всем, за исключением того, что теперь в блоке сравнени  на равенство 4 и в блоке сравнени  с уставкой 5 анализируютс  не числа ,a числа Таким образом, предлагаемое устройство позвол ет получить выигрыш в быстродействии в .И/2 раз по срав нению с известным устройством У1 - число модулей в системе остаточ . ных классов за счет распараллеливани  процесса сравнени  двух чисел по всем модул м системы остаточ1аах классов. Кроме того, реализаци  срав нени  двух чисел с заданной пограаностью позвол ет реализовать системы допускового контрол  и. системы тревожной сигнализации, работающие полностью в системе остаточных классов. Формула изобретени  Устройство дл  сравнени  чисел в системе остаточных классов, содер Жсцдее первый и второй регистры Yt  че ек анализа, триггер, элементы И, ИЛИ схему.сравнени  на равенство, причем каждые -ые группы выходов первого и- второго регистров, где ,2,.. .п соединены с информационными входами первой и второй группы входов соответственно -oй  чейки анализа, ка |да  из которых состоит из групп элеJMeHTOB И, элементов ИЛИ и сумматора, а информационные входы первой группы входов каждой  чейки анализа соединены с информационными входами элементов И первой и второй групп, а информационные входы второй группы входов каждой  чейки анализа подключены к информационным входам элементов И третьей и четвертой груп первый управл ющий вход каждой  чейки анализа соединен с управл ющими входами элементов И второй и четвертой групп, а второй управл ющий вход каждой  чейки анализа подключен к управл ющим входам элементов И первой и третьей групп, выходы элементов И первой и четвертой групп каждой  чейки соединены со входами элементов ИЛИ первой группы, вькоды которых подключены к первым входам сумматора, выходы элементов И второй и третьей групп соединены со входами элементов ИЛИ второй группы, выходы которлх подключены ко вторым входам сумматора, выходы которого соединены с выходами  чейки анализа, отличающеес  тем, что, с целью расширени  функциональных возможностей за счет сравнени  с заданной погрешностью и повышени  быстродействи , в него введен регистр уставок и схема сравнени  с уставками, а вход запуска устройства соединен с первым входом первого элемента ИЛИ, выход которого подключен ко входу установки в единичное состо ние триггера , а инверсный и пр мой выходы которого соединены с первыми и вторг лк входами управлени  соответственно всех  чеек анализа, выход каждой i- -ой  чейки анализа подключен к н-ым. ВХОДС1М схемы сравнени  на равенство и второго элемента ИЛИ, выход которого соединен с информационным входом элемента И, выход которого подключен к первому входу схемы сравнени  с уставками, второй вход которой соединен с выходом регистра уставок, первый выход схемы сравнени  на равенство подключен к управл ющему входу элемента И и ко второму входу первого элемента ИЛИ, а второй выход схемы сравнени  на равенство соединен со входом установки в нулевое состо ние триггера. Источники информации рин тые во внимание при экспертизе 1.Авторское свидетельство СССР 618739, кл. g 06 F 7/04, 1976.
2. 2.Авторское свидетельство СССР €08155, кл. G06 F 7/04, 1976 . (прототип).