SU372543A1

SU372543A1 - Частотно-импульсная следящая система

Info

Publication number: SU372543A1
Application number: SU1646624A
Authority: SU
Inventors: Л. Н. Кост шкин А. К. Костенич занский радиотехнический институт Г. О. Паламарюк
Priority date: 1971-04-17
Filing date: 1971-04-17
Publication date: 1973-03-01

Description

1

Изобретение относитс к области вычислительной техники и может быть использовано в качестве входного преобразовател информации дл ЦВМ, в качестве частотомера и как составна часть частотно-импульсного вычислительного устройства.

Известны частотно-импульсные след щие системы, содержаш,ие реверсивный счетчик, суммирующие и вычитающие входы которого подключены к выходам соответственно первой и второй групп схем совпадени , подключенный к двоичному умножителю, выходом соединенному со входом вычитающего устройства. Выходы последнего подключены к соответствующим входам схемы сборки. Кроме того системы содержат первый триггер, выходы котого соединены соответственно с первой и второй схемами совпадени , второй триггер, третью схему совпадени и устройство задержки .

Недостатком известных систем вл етс значительное врем переходного процесса при малом изменении входной частоты.

Целью изобретени вл етс повышение быстродействи системы.

Эта цель достигаетс тем, что предложенна система содержит счетчик импульсов и дешифратор , входы которого соединены с выходами счетчика импульсов, а каждый выход подключен к потенциальным входам двух схем совпадени по одной из каждой группы. Импульсные входы схем совпадени каждой группы объединены и подключены к выходу соответственно первой и второй схемы совпадени .

Другие входы этих схем соединены с соответствующими входами первого триггера и схемы сборки, через устройство задержки подключенной к шине установки нул счетчика импульсов и к первому входу второго триггера,

второй вход которого соединен с выходом счетчика импульсов, а выход через третью схему совпадени - с его входом.

Блок-схема системы представлена на чертеже.

Система содержит вычитающее устройство /, триггеры 2 и 5, двоичный умножитель 4, счетчик импульсов 5, дешифратор 6, устройство задержки 7, схему сборки 8, схемы совпадени PI-9п, , 11-13 и реверсивный

счетчик 14.

Система работает следующим образом. При положительном приращении входной частоты (fx+Д-Р) первый импульс разностной частоты на выходе вычитающего устройства /

устанавливает счетчик импульсов 5 в нулевое состо ние и, перевод триггер 2 знака разностной частоты в единичное состо ние, подготавливает цепь прохождени следующего импульса разностной частоты на импульсные

входы схем сов-падени , мину открытую схему совпадени 13. К моменту прихода второго импульса разностной частоты в счетчике импульсов 5 запишетс число

0J Tf,F-F

где Tt,p-текущий период разности частоты , и на одной из выходных шин дешифратора 6 будет разрешаюш,ий потенциал. Дешифратор 6 определ ет старшую составл ющую кода счетчика импульсов 5 и соответственно старшую составл ющую кода коррекции

}п9Л

д//, - . .

Второй имцульс разностной частоты, пройд открытую схему совпадени 9i, прибавл ет к коду реверсивного счетчика корректирующий код, что приводит к увеличению выходной и уменьшению разностной частот. Импульс разностной частоты, задержанный на врем , необходимое дл записи корректирующего кода в реверсивный счетчик, устанавливает очетчик импульсов 5 в нулевое состо ние. Если после первой коррекции частоты FX и Fz. еще не равны, то в следующем периоде разностной частоты в счетчике импульсов записываетс число бг, в реверсивный счетчик добавл етс код , процесс заканчиваетс при равенстве частот и FZ.

При отрицательном приращении входной частоты {/х-Д), как и в предыдущем случае, первый импульс разностной частоты устанавливает счетчик 5 в нулевое состо ние, а пришедший второй импульс разностной частоты через открытую схему совпадени lOi поступает на вычитающий вход реверсивного счетчика , уменьша на величину стар шей составл ющей двоичного корректирующего кода

on

Д/V/ -±

код реверсивного счетчика, что приводит к уменьшению выходной и разностной частот. ЕСЛИ после коррекции кода реверсивного счетчика частоты .Fx и Рг. не равны, то процесс повтор етс , стрем сь установить в реверсивном счетчике точное значение кода.

При отличии частот FX и Рг на величину, меньшую опорной частоты младшего разр да

реверсивного счетчика , ч)исло импульсов

t

5 частоты в периоде разностей частоты переполн ет счетчик импульсов 5, устанавлива триггер 5 знака в единичное состо ние. В этом случае триггер знака запрещает прохождение импульсов опо(рной частоты /о в счетчик импульсов, который находитс в нулевом состо нии , И импульсы разностей частоты не измен ют значени кода реверсивного счетчика, т. е. в установившемс режиме код реверсивного счетчика остаетс неизменным.

Предмет изобретени

Частотно-импульсна след ща система, содержаща реверсивный счетчик, суммирующие и вычитающие входы которого подключены к выходам соответственно первой и второй групп схем совпадени , подключенный к двоичному умножителю, выходом соединенному со входом вычитающего устройства,

5 выходы которого подключены к соответствующим входам схемы сборки; первый триггер, выходы которого соединены соответственно с первой и второй схемами совпадени ; второй триггер; третью схему совпадени и устройство задержки, отличающа с тем, что, с целью увеличени быстродействи системы, она содержит счетчик импульсов и дешифратор , входы которого соединены с выходами счетчика импульсов, а «аждый выход подключен к потенциальным входам двух схем совпадени по одной из каждой группы; импульсные входы схем совпадени каждой группы объединены и подключены к выходу соответственно первой и второй схем совпадени ,

0 другие входы которых соединены с соответствующими входами первого триггера и схемы сборки, через устройство задержки подключенной к шине установки нул счетчика импульсов и к первому входу второго триггера , второй вход которого соединен с выходом счетчика импульсов, а выход через третью схему совпадени - с его входом.

Ht.

Оп

т.

hi

2л