SU259492A1 - Цифровой линейный интерполятор - Google Patents

Description

Предлагаемое устройство относитс  к области цифровых специализированных вычислительных машин и может быть использовано в системах автоматического управлени .

Известны цифровые линейные интерпол то-ры , содержащие генератор тактовых импульсов , регистры подынтегральных функций, делитель частоты и логические схемы.

Предлагаемое устройство отличаетс  тем, что содерж.ит логическую схему анализа приращений , первые входы которой соединены с соответствующими выходами регистров подынтегральных -функций, второй вход соединен с выходом тактового генератора, а выходы соединены с соответствующи.ми входами делител  частоты.

Это позвол ет увеличить скорость интерполировани .

На фиг. 1 представлена структурна  схема предлагаемого интерпол тора; на фиг. 2 - принципиальна  схема осуществлени  обвода тех старших разр дов делител  частоты, соответствующие разр ды которых в регистрах подынтегральной функции имеют нулевое состо ние .

Устройство содержит регистр / подынте;гральной функции дл  приращени  Лх, регистр 2 подынтегральной функции дл  приращени  At/, делитель частоты 3, схему 4, анализирующую величины приращений, генератор импульсов 5, схемы и схемы .

Интерпол тор работает следующим образом .

В регистры подынтегральной функции занос тс  приращени  Ал: и Ау, например, с перфоленты .

Потенциалы с обоих регистров заведены на схему 4, анализирующую величину приращений Ал: и Ау. В случае, если старшие разр ды приращений Ал: и Ау нулевые, т. е. величины приращений относительно малы, то схема 4 направл ет импульсы с генератора на следующий разр д делител  частоты, если же и следующие разр ды приращений Ал: и Ау нулевые , то обводитс  и следующий разр д делител  и т. д.

Таким образом, импульсы с генератора завод тс  на тот разр д делител  частоты, которому соответствует ненулевой разр д одного из регистров подынтегральной функции. Далее импульсы проход т по делителю частоты и через логические схемы , которые управл ютс  соответствующими разр дами регистров подынтегральной функции, выдаюгс  в количестве, -пропорциональном весу разр дов делител , на схемы и вывод тс  с интерпол тора по каналу л; и г/ с частотой fjc и fy, пропорциональной приращени м Ад: и Ау. Регистры подынтегральной функции устанавливаютс  в нуль импульсом переполнени  /п с делител  частоты.

Делитель частоты 3 и схема 4 (см. фиг. 2) разбиты на разр ды. На потенциальные входы каждого разр да схемы 4 заведены управл ющие потенциалы с соответствующих разр дов регистров подынтегральной функции, в котО|рые занесены приращени  Ал и Ау. Если оба старших разр да приращений Лх и At/ нулевые, то импульсы с генератора через первый старший разр д схемы 4 поступают на следующий разр д. Если же один из разр дов приращений Ал: или Аг/ нулевой , то импульсы с генератора завод тс  па соответствующий разр д делител  частоты.

Предмет изобретени 

Цифровой линейный интерпол тор, содержащий генератор тактовых импульсов, регистры подынтегральных функций, делитель частоты и логические схемы, отличающийс  тем, что, с целью увеличени  быстродействи  он содержит логическую схему анализа приращений , первые входы которой соединены с соответствующими выходами регистров подынтегральных функций, второй вход соединен с выходом тактового генератора, а выходы соединены с соответствующими входами делител  Частоты.