SU608277A1 - Резервированное устройство - Google Patents
Резервированное устройствоInfo
- Publication number
- SU608277A1 SU608277A1 SU762379672A SU2379672A SU608277A1 SU 608277 A1 SU608277 A1 SU 608277A1 SU 762379672 A SU762379672 A SU 762379672A SU 2379672 A SU2379672 A SU 2379672A SU 608277 A1 SU608277 A1 SU 608277A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- blocks
- outputs
- elements
- type
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
- Hardware Redundancy (AREA)
Description
(54) РЕЗЕРВИРОВАННОЕ УСТРОЙСТВО
1-.
Изобретение относитс к вычислительной технике и может быть использовано прн созданий цифровых вычислительных устройств повышенной надежности.
Известно резервированное устройство, содержащее три блока, выходы которых подключены ко входам восстанавливающего блока , выполн ющего мажоритарную функцию.
Недостатком резервированного устройства вл етс количество исправл емых ошибок (одна) и вследствие этого недостаточна надежность.
. Известно резервированное устройство содержащее п ть резервируемых блоков, подключенных к восстанавливающему органу, содержащему элементы И и ИЛИ; питание резервируемых блоков осуществл етс непосредствеНно от источника питани .
Однако при работе этого устройства происходнт коррекци трех ощибок, но только одного вида, например типа ложный «О. Уиеньщение корректирующей способности по отношению к ошибкам другого типа (ложна «1) до снижает надежность работы устройства прн равноверо тном по влении ощибок обоих типов.
Наиболее близким техническим решением к изобретению вл етс резервированное устройство , содержащее резервируемые блоки, соединенные с восстанавливающнм блоком, ключи, включенные в цепи пнтани соответствующих резервируемых блоков, и элементы И.
Целью изобретени вл етс повышение надежности работы устройства.
Это достигаетс тем, что в резервированное устройство введены инвертор, выход восстанавливающего блока через инвертор соединен с первыми входами элемента И, вторые входы которых соединены с выходами соответствующих резервируемых блоков, а выходы - с первыми входами трнггера, выходы которых соединены с управл ющими входами ключей.
В предлагаемом устройстве происходит коррекци трех ошибок любого типа.
. На чертеже приведена схема предлагаемого устройства.
Устройство содержит резервируемые блоки Ь-Ь, восстанавливающий блок 2, состо щий из логических элементов И 3i-Зю и логического элем ен-Ра ИЛИ 4, инвертор 5, логические элементы И 6i-65, триггеры 7г-75, ключи 8|-Ss, источник питани 9 и клемму сброса 10..
Claims (1)
- Каждый элемент И 3i-3io соединен с двум резервируемыми блоками li - Is, а выходы - со входами элемента ИЛИ 4. Выход элемента ИЛИ 4 через инвертор 5 соединенс первыми входами элементов И 6 -6б, вторые входы которых соединены с выходами соответствующих резервируемых блоков Ь -IsВыходы элементов И 6i-65 св заны с первыми входами триггеров 7 -7s, выходы которых соединены со входами ключей 8i-85, включенных в цепь питани соответствующих блоков 1| - U от нсточника питани 9. Вторые входы триггеров 7i-7б соединены с клеммой сброса 10.. При исправной работе блоков h - Is триггеры 7i-7s наход тс в состо нии, при котором ключи 61-85 открыты и питание подаетс на блоки It -Is. В такое положение триггеры 7|-7s устанавливаютс перед началом работы импульсом сброса, поступающим на клемму 10. При отказах типа ложный «О в трех блоках всегда найдетс один из элементов И 3t-Зю, на входе которого будет сигнал «1, а на выходе элемента ИЛИ 4 также «1. Например, при отказе блоков i i-1з на в 1ходе элемента И Зю будет «Ь и, следовательно , на выходе восстанавливающего блока отказ будет скорректирован. При возникновении отказа типа ложна «i в одном из блоков 1|--14 например 11, на выходе логнческого элемента ИЛИ 4 информаци остаетс равной «О. В этом случае на выходе логического элемента И 6i будет сигнал «t, переключит триггер 7i в положение, закрывающее ключ 8i. Питание с блока 1|. Питание с блока 11 снимаетс и, следовательно, ложный сигнал на входе восстанавливающего блока корректируетс . Аналогичным образом будет скорректировано еще два отказа типа ложна «I. Таким образом, надежность предлагаемого устройства будет выше по сравнению с устройствами с восстанавливающим блоком мажоритарного типа, поскольку корректируетс не две, а три ощнбки независимо от их типа. Формула изобретени Резервированное устройств, содержащее резервируемые блоки, соединенные с восстанавлива г щим блоком, ключи, включенные в цепи питани соответствующих резервируемых блоков, и элементы И, отличающеес тем, что, с целью повышени надежности устройства, в него введены инвертор и триггеры, выход восстанавливающего блока через инвертор соединен с первыми входами элементов И, вторые входы которых соединены с выходами со: ответствующих резервнруемых блоков, а выходы - с первыми входами триггеров, выходы которых соединены с управл ющими входами ключей.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762379672A SU608277A1 (ru) | 1976-07-07 | 1976-07-07 | Резервированное устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762379672A SU608277A1 (ru) | 1976-07-07 | 1976-07-07 | Резервированное устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU608277A1 true SU608277A1 (ru) | 1978-05-25 |
Family
ID=20668221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762379672A SU608277A1 (ru) | 1976-07-07 | 1976-07-07 | Резервированное устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU608277A1 (ru) |
-
1976
- 1976-07-07 SU SU762379672A patent/SU608277A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU608277A1 (ru) | Резервированное устройство | |
US3128449A (en) | Error detecting and correcting system | |
US3613014A (en) | Check circuit for ring counter | |
SU1012468A2 (ru) | Резервированное устройство | |
SU409404A1 (ru) | Резервированное устройство | |
SU1103373A1 (ru) | Мажоритарно-резервированное устройство | |
SU1501060A1 (ru) | Самодиагностируемый парафазный элемент И | |
SU415660A1 (ru) | ||
SU1647653A1 (ru) | Устройство дл контрол цепей коррекции ошибок | |
RU1795461C (ru) | Трехканальное мажоритарно-резервированное устройство | |
SU1034208A1 (ru) | Резервированное запоминающее устройство | |
SU687446A1 (ru) | Устройство дл сопр жени электронной вычислительной машины с каналами св зи | |
SU1121795A1 (ru) | Резервированное устройство | |
SU1101827A1 (ru) | Резервированна система | |
SU1451780A1 (ru) | Трехканальное мажоритарное резервированное запоминающее устройство | |
SU550638A1 (ru) | Адаптивное резервированное устройство | |
SU1190518A1 (ru) | Счетное устройство по модулю три с контролем | |
SU754721A1 (ru) | Резервированное ус тройств о 1 | |
SU443364A1 (ru) | Устройство дл логического контрол отказов | |
SU1012262A1 (ru) | Дешифратор с коррекцией ошибок | |
SU1282109A1 (ru) | Устройство дл ввода информации | |
SU1084802A1 (ru) | Резервированна система | |
JP2834306B2 (ja) | 切り替え制御回路 | |
SU1221653A2 (ru) | Пересчетное устройство с контролем | |
SU842955A1 (ru) | Запоминающее устройство |