SU1012262A1 - Дешифратор с коррекцией ошибок - Google Patents

Abstract

ДЕШИФРАТОР С КОРРЕКЦИЕЙ ;ОШИБОК, содержащий регистр, триггер контрольного разр да, корректируемый дешифратор .и блок контрол , причем выходы регистра соединены с входами корректируемого дешифратора, входы триггера контрольного разр да дешиф- ; рируёмого кода соединены с контрольными входами устройства, выхор тригге- ра контрольного разр да соединен с входом блока кон.трол , выход которого  вл етс  выходом устройства, о т л ич а ю щ и и с   тем, что, с целью ./ расширени  функциональных возможное-тей устройства за счет обеспечени  возможности коррекции одиночных ошибок , введены группа сумматоров по модулю два, перва , втора  и треть  I.., .. ;;п, .-.- группы элементов И и триггер сбо , причем выход блока контрол  соединен с установочным входом регистра и единичным входом триггера сбо , единичный выход которого соединен с первыми входами сумматоров по модулю два группы и с первыми входами элементов И первой группы, информационные -входы устройства соединены с вторыми входами сумматоров по модулю два группы, выходы которых соединены с единичными входами соответствующих разр дов регистра, выходы корректи- руемого дешифратора соединены с первыми входами элементов И второй груп пы, выход каждого элемента И второй . группы соединен с первыми входами соответствующих элементов.И третьей (Л группы И вторыми входами соответствующих элементов И первой группы, нулевой выход триггера сбо  соединен с вторыми входами элементов И третьей группы, выходы элементов И, сопоставленные соответственно пр мому и.обратному входному коду, первой и третьей групп попарно объединены и соединены с группой входов . блока контрол  и  вл ютс  группой ВЫХОДОВ устройства, вторыевходы каждого элемента И второй группы соединены с одним из входов той схемы совпадени  дешифратора, выходе ко- торой соединен с.первым входом соответствующего элемента И второй группы .

Description

Изобретение относитс  к области автоматики и вычислительной техники и может найти применение в вычислительных устройствах, в системах автоматизированного управлени  и конт рол  повьошенной надежности. Известно трехканальное резервиро ванное устройство дл  мажоритарного выбора, содержащее элементы совпадени , св занные с выходом через элементы сборки. Коррекци  ошибок каждого из каналов осуществл етс  на основе принципа большинства fl. Недостатком этого устройства  вл етс  больша  аппаратурна  избыточность , а также наличие предела в повышении надежности, определ емого уро,внем надежности мажоритарных органов. Известно двухканальное резервированное устройство, содержащее в каждом канале резервируемые блоки, выходы которых соединены с входами восстанавливающих ррганов 23 Коррекци  ошибок в этом устройстве осуществл етс  за счет маскировани  нулевыми сигналами исправно го канала ошибок типа О - 1 неиспра ного при использовании в качестве восстанавливающего органа элемента И и маскировани  единичными сигна лами исправного канала ошибок типа 1- О неисправного при использовани в качестве восстанавливающего орган элемента ИЛИ. По структуре такое устройство  вл етс  наиболее просты Однако такое устройство может быть более надежным, чем одноканаль ное, только в случае преобладани  одного типа ошибок. Это не позвол ет эффективно примен ть данные устройства , когда отличие веро тностей обоих типов ошибок незначительно. Известно также двухканальное устройство дл  резервировани  замещением , содержащее в каждом канале резервируемые блоки, соединенные с блоком контрол , выходы которого соединены с управл ющими входами блока переключени , информационные входы которого соединены с выходами резервируемых блоков, а информацион ные выходы - с выходами устройства0 При нормальной работе каналов к выходу устройства подключен один и каналов. При отказе данного канала фиксируемом блоком контрол , этот канал отключаетс  и подключаетс  второй исправный. Устройство может работать также и по другому принцип при нормальной работе каналов к выходу подключены оба канала, после отказа одного из каналов последний отключаетс , а подключенным остаетс исправный. Недостатком этого устройства  вл етс  больша  аппаратурна  избыточность . Наиболее близким к предложенному по техническому решению  вл етс  дешифратор с контрольным разр дом по четности, содержащий входной регистр и схему контрол  по модулю два, содержащую первый ивторой элементы ИЛИ, схему сравнени , причем выходы дешифратора соединены с входами соответствующих элементов ИЛИ, входы которых соединены со схемой сравнени , управл ющий вход которой соединен с выходом триггера контрольного разр да,, выход схемы сравнени   вл етс  выходом устройства . Недостатком такого устройства  вл ютс  узкие функциональные возможности (устройство может только зафиксировать факт неверной работы дешифратора. Цель изобретени  - расширение функциональных возможностей устройства за счет обеспечени  возможности коррекции одиночных ошибок дешифратора .. Поставленна  цель достигаетс  тем, что в дешифратор с коррекцией ошибок, содержащий регистр, триггер контрольного разр да, корректируемый дешифратор и блок контрол , причем выходы регистра соединены с входами корректируемого дешифратора, входы триггера контрольного разр да дешифрируемого кода соединены с контрольными входами устройства, выход триггера контрольного разр да соединен с входом блока контрол , выход которого  вл етс  выходом устройства, введены группа сумматоров по модулю два,перва ,втора  и треть  группы элементов И и триггер сбо , причем выход блока контрол  соединен с установочным входом регистра и единичным входом триггера сбо , единичный выход которого соединен с первыми входами сумматоров по модулю два группы и с первыми входами элементов И первой группы, информационные входы устройства соединены с вторыми входами сумматоров по модулю два группы, выходы которых соединены с единичными входами соответствующих разр дов регистра, выходы корректируемого дешифратора соединены с первыми входами элементов И второй группы, выход каждого элемента И второй группы соединен с первыми входами соответствующих элементов И третьей группы и вторыми входами соответствующих элементов 1L первой группы, нулевой выход триггера сбо  соединен с вторыми входами элементов И третьей группы, выхо:ды элементов И, сопоставленные соответственно пр мому и обратному входному коду, первой и третьей групп попарно объединены и соединены с группой входов блока контрол  и  в л ютс .группой выходов устройства. вторые входы к&ждого элемента И вто рой группы соединены с одним из вхо дов той схемы совпадени  дешифратора , выход которой соединен с первым входом соответствующего элемента И второй группы. . На. фиг. 1 приведена структур.на  схема предлагаемого устройства на фиг. 2 - структурна  схема блока кон рол . Информационные входы устройства через группу сумматоров 1 по модулю два соединены с входами триггеров регистра 2, выходы которого соедине ны с входами корректируемого дешифратора 3, каждый выход которого сопо .ставленный подаваемому на вход матрицы пр мому коду, последователь но через соответствующий элемент И второй группы 4 и элемент И третьей группы 5, а соответствующий ему выход дешифратора 3, сопоставленный и вертированному коду, -последова:телън через элемент И второй группы 4 и элемент И первой группы б соединен с. выходом .устройства, сопоставленны подаваемому на вход регистра 2 пр м му коду, управл ющий вход каждого элемента И второй группы 4 соединен с одним из входов той схемы совпадени  дешифратора 3, выход которой соединен с управл емым входом этого элемента И второй группы 4, при этом выход блока 7 контрол  соединен с входом 8 обнулени  регистра 2 выходом 9 запроса вторичной посылки в устройство дешифрируемого пр мого кода, а также со счетным входом триггера 10 сбо , инверсный выход которого соединен с управл ющими входами элементов И третьей группы 5, а основной.выход - с управл ющим входами элементов И первой группы б и -входами группы сумматоров 1 по модулю два. Входы блока 7 контрол  соединены с выходами устройства, а также с выходом триггера контрольного разр да 11. . В состав блока 7 контрол  вход т первый 12 и второй 13 сумматоры по модулю два, первый элемент И 14, первый элемент НЕ 15, второй .элемен И 16, второй 17 и третий 18 элементы НЕ и элемент ИЛИ-НЕ 19. Блок 7 контрол  фиксирует следующие ошибки; отсутствие на выходе возбужденной шины, вызванное неиспЬ авностью схемы совпадени  или одного из ключей/ возбуждение лишней шины, вызванное неисправностью со впадени ;.-ил и ключа третьей группы возбуждение одной, но не-той шины, котора  должна быть возбужден вызванное неисправностью одного из триггеров регистра. Устройство работает следующим образом. При поступлении на входы дешифратора 3 единичной комбинации сигна-, лов на выходе дешифратора 3 по вл етс  единичный сигнал, который через соответствующий элемент И второй группы 4, открытый одним из единичных входных сигналов соответствующей схемы совпадени  дешифратора 3, поступает на входы соответствующего элемента И третьей группы 5 и элемента И первой группы б. В случае исправной работы устройства триггер 10 находитс  в исходном состо нии, при котором единичный сигнал с инверсного выхода триггера поступает на управл ющие входы элементов И третьей группы 5, разре да  прохождение на выходы устройства, сопоставленные пр мым кодам на входах устройства, единичных сигналов с выводов элементов И первой группы 6, сопоставленных пр мым кодам на входах дешифратора 3. Элементыи третьей труппы 5 в .данном случае остаютс  в закрытом состо нии, так как сигнал на основном выходе триггера 10 нулевой. Блок контрол  7 работает следующим образом. При подаче на исправное устройство комбинации двоичных сигналов с четным числом единиц триггер контрольного разр да 11 находитс  в единичном состо нии, а на одном из выходов устройства, подключенных к сумматору 12, по втугетс  единичный сигнал . В соответствии с логикой работы сумматора 12 на его выходе по вл етс  также единичный сигнал, при этом на выходе второго сумматора 13 - нулевой сигнал. При такой комбинации значений переменных сигнал ошибки должен быть равен нулю. При подаче на вход устройства комбинации двоичных сигналов с нечетным числом единиц, блок работает аналогично, только триггер контрольного разр да 11 находитс  в нулевом состо нии, на выходе второго сумматора 13 - единичный сигнал, а на выходе сумматора 12 - нулевой. Дл  данной комбинации значений переменных сигнал с дибки также равен нулю. При по влении любой из перечис ленных однократных ошибок, одна из переменных принимает противоположное значение. Это приводит к тому, что при любой комбинации д оичных сигналов (с четным или нечетньм числом единиц на. выходе блока контрол  по вл етс  единичный сигнал ошибъ ки. Единичный сигнал ошибки на входе 8 обнул ет регистр 2, а по счетному входу измен ет состо ние триггера 10. При этом элементы И третьей

Группы 5 закрываютс , запреща  прохождение на выходы устройства, сопоставленные пр мым кодам на входах устройства, сигналов с выходов элементов И второй группы 4, сопоставленных пр мым кодам на входах дешифратора 3, а элементы И nepBoff группы 6 открываютс , разреша  прохождение на выходы устройства, сопоставленные пр мым кодам на входах устройства, сигналов с выходов элементов И второй группы 4, сопоставленных соответствующим инвертированным кодам на входах дешифратора 3.

При этом инвертирование кода происходит на сумматорах 1 по модулю Два за счет подачи на их входы единичного сигнала с основного выхода триггера 10, а вторична  посылка кода на схемы происходит по сигналу блока 7 контрол  на выходе 9. При По влении очередной ошибки сигнал с блока 7 контрол  приводит устройство в исходное состо ние.

Таким образом, сигнал на любом из выходов устройства может формироватьс  двум  каналами: схема совпадени , дешифрующа  пр мой код - элемент И 4 второй группы - элемент И 4 второй группы - выход устройства, схема совпадени ,дешифрирующа  инвертированный сумматорами 1 пр мой код, - элемент И второй группы 4 лемент И третьей группы 5.

Включение одной группы элементов И и выключение другой происходит по сигналу Ошибка с выхода блока 7 контрол .

Устройство при по влении описанных выше ошибок, вызванных неисп1 авност ми или сбо ми в работе конкрет;ных элементов, работает следующим образом.

Неисправность триггера регистра 2 про вл етс  тогда, когда при подаче входного сигнала, требующего изменени  его состо ни , он остаетс  в прежнем состо нии. В результате на дешифратор 3 подаетс  другой код а на выходе устройства возбуждаетс  не тот выход, который должен быть возбужден под действием входных сигналов устройства. Это обнаруживаетс  блоком 7 контрол  и после вторичной посылки сигналов на вх:оды устройства происходит их инвертирование . В результате этого новый сигнал на входе неисправного триггера не требует изменени  его состо ни , т.е. неисправность не про вл етс . Возбуждение выхода устройства, сопоставленному поданному на входы устpoftcfJBa пр мому коду, происходит в этом случае по второму каналу, а первый будет закрыт соответствующим элементом И третьей группы 5.

Неисправности схем совпадени  дешифратора 3 могут привести к аналогичной ошибке на одном чп HI.IXOJIOH устройства (возбуждению лншнехо пыхода ), если соответствующигг неисправной схеме совпадени  элемент И второй группы 4 будет закрыт. Вли ние ошибки устран етс  после инвертиро-, вани  сигналов на входах схемы совпадени  дешифратора 3, так как на соединенный с управл ющим входом элемента И второй группы 4-вход схем совпадени  дешифратора 3 подаетс  вместо единичного инвертированный (нулевой сигнал, который закрывает пропускающий ложный сигнал элемента И третьей группы 5..

Неисправности, вызывающие ошибки типа 1- О, привод т к аналогичным ошибкам на выходах устройства (отсутствие возбужденной шины. Вли ние этих ошибок устран етс  за счет воз буждени  необходимого выхода устройства по второму каналу, осуществл емого после инвертирова.ни  входных сигналов..

Неисправности сумматоров 1 по модулю два могут привести к установк в ложное состо ние одного из триггеров , в результате чего возбуждаетс  друга  выходна  шина устройства, что обнаруживаетс  блоком 7 контрол . Под действием сигнала ошибки измен ет, свое состо ние триггер 10, в результате чего измен етс  один из входных сигналов неисправного элемента . Это приводит к тому, что несоответствие определ емого логикой работы выходного сигнала и ложного устран етс , все триггеры регистра устанавливаютс  в заданное состо ние и на выходе устройства возбуждаетс  заданна  ипна.

Люба  неисправность одного из элементов И первой, вьорой или третьей групп может быть критична только в том случае, когда управл ющий сигнал требует его противоположного по отношению к вызванному неисправностью (неисправност ми состо ни .

При обнаружении блоком 7 контрол  ошибок, вызванных такими неисправност ми (отсутствие возбужденного выхода при обрыве входа элемента И или возбуждение второго выхода при коротком замыкании элемента, измен етс  триггер 10, и на неисправный элемент И подаетс  управл ющий сигнал, непротиворечащий вызванному неисправностью состо нию. При этом сигнал с выхода некоторой схемы совпадени  дешифратора 3, ложно проводимый (непроводимый) на выход устройства, снимаетс , так как единичный набор вход нызГ си гнал о в этой замен етс  нулевыми, а возбуждение необходимого выхода происходит по каналу дешифрацийинвертированного кода. Неисправности блока 7 контрол  мргут вызвать ложный сигнал ошибки. Это не вызывает ошибкк на его выхода Ситуаци  ложной невыдачи сигнала аэшис}ки не рассматриваетс , так как это может произойти при одновременной неисправности блока 7 контрол  и одного из элементов остальной час ти устройства. Условие же коррекции в устройстве ошибок, вызванных неисправност ми нескольких , не ставитс . При отсутствии других неисправностей неисправности триггера блока 7 контрол , вызывающие фиксацию ;его состо ни ,-не вызывают ошибок ,на. выходе устройства, так как устрой ство правильно работает при нахож- . дении триггера в .любом состо нии. Неисправности триггера контрольного разр да 11 могут привести к посылке ложного признака четности, в контрол  и выдаче недостоверного сигнала ошибки в работе устройства , что приводит к смене одного исправного канала дешифрации входных сигналов другим. Таким образом, если сигнал ошибки на выходе блока 7 контрол  нигде, кроме выше указанных случаев, не используетс , то неисправности триггера контрольного разр да 11 не  вл ютс  критичными. В предлагаемом устройстве корректируютс  любые ошибки дешифратора , вызванные однократными отказами его элементов. Однако, в отличие от прототипа, дл  осуществлени  принципа дублировани  замещением в предлагаемом устройстве требуетс  существенно меньше элементов,-так как вместо второго набора регистра, дешифратора и блока контрол  регистра и дешифратора используетс  блок элементов сложени  по модулю два. Следовательно; предлагаемое устройство при одинаковой корректируквдей способности наиболее веро тных ошибок значительно проще прототипа и может быть использовано при.р ешетнии задач повьайени  надежности дискретных устройств в услови х минимальных аппаратурных затрат.

Claims (1)

1. ДЕШИФРАТОР С КОРРЕКЦИЕЙ (ОШИБОК, содержащий регистр, триггер 'контрольного разряда, корректируемый дешифратор и блок контроля, причем выходы регистра соединены с входами корректируемого дешифратора, входы триггера контрольного разряда дешиф- ; рируёмого кода соединены с контрольными входами устройства, выход тригге-'¹ ра контрольного разряда соединен с входом блока контроля, выход которого является выходом устройства, отличают и й с я тем, что, с целью .,· расширения функциональных возможноетей устройства за счет обеспечения возможности коррекции одиночных ошибок, введены группа сумматоров по модулю два, первая, вторая и третья группы элементов И и триггер сбоя, причем выход блока контроля соединен с установочным входом регистра ' и единичным входом триггера сбоя, единичный выход которого соединен с первыми входами сумматоров по модулю, два группы и с первыми входами* элементов И первой группы, информационные входа устройства соединены с вторыми входами сумматоров по модулю два группы, выходы которых соединены с единичными,входами соответствующих разрядов регистра, выходы корректируемого дешифратора соединены с первыми входами элементов И второй группы, выход каждого элемента И второй группы соединен с первыми входами $ соответствующих элементов„И третьей группы и вторыми входами соответствующих элементов И первой группы, нулевой выход триггера сбоя соединен с вторыми входами элементов И третьей группы, выходы элементов И, сопоставленные соответственно прямому и.обратному входному коду, первой и третьей групп попарно объедийены и соединены с группой входов . блока контроля и являются группой выходов ^устройства, вторые'входы каждого элемента И второй группы соединены с одним из входов той схемы совпадения дешифратора, выход*кот. торой соединён с.первым входом соответствующего элемента И второй группы .