SU1185341A1 - Устройство для встроенного контроля мажоритарно резервированных цифровых систем - Google Patents

Description

Изобретение относится к автомати-. ке и вычислительной технике, и может быть использовано при организации функционального диагностирования мажоритарно резервированных уст- 5 ройств цифровых управляющих комплексов, например, памяти.

Цель изобретения - повышение полноты контроля устройства.

На фиг. 1 представлена блок-схема 1° устройства встроенного контроля для мажоритарно 'резервированных систем,' на фиг. 2 - схема узла сжатия.

Устройство содержит (фиг. 1) к (К=3) ^-разрядных резервируемых 15 блоков 1, К мажоритарных блоков 2 из

5 мажоритарных элементов 3, К блоков контроля 4, включающих в себя сумматор 5 по модулю два, $-1. инверторов 6, элемент равнозначности 7, 5-1 20 узлов сжатия 8, 9 и 10, контрольный выход 11, шину управляющих сигналов 12.

Входы 13 Ϊ-го (1=1,2,...,5) мажоритарного элемента 3 -й группы 2 25

соединены с соответствующими ν-ми выходами 14 к блоков 1 устройства. Первый 15 (второй 16) вход сумматора 5 ) -й группы 4 соединены с шиной управления 12 устройства (пер- зо вым выходом -го блока 1), а выход - с первым входом 17 первого узла сжатия 8, второй вход 18 которого подключен к выходу первого мажоритарного элемента 34 -й группы 2, ₃₅ первый вход 17 (второй вход 18)φ-το ((^=2,3,...,5-1) узла сжатия 9 и 10 соединен с первым выходом 19 (вторым выходом 20) (<|-1)-го узла 8 и 9 группы 4, третий вход 21 (четвертый вход 40 22) через соответствующий инвертор

6 соединен с (< +1)-м выходом -го узла 1 (мажоритарного элемента 3 группы 2), выходы 19 и 20 последнего узла сжатия 10 соединены с входами 45 элемента логической равнозначности 7 группы 4.

Узел сжатия 8-10 (фиг. 2) включает в себя первый 23, второй 24, третий 25, четвертый 26 элементы И, пер-эд вый 27 и второй 28 элементы ИЛИ.

Назначение элементов устройства следующее. Блоки 1 устройства осуществляют переработку, передачу, хранение .$ -разрядной двоичной ин- 55 формации. Мажоритарные элементы 3 блока 2 осуществляют поразрядное восстановление двоичной информации

в случае ее искажения в одном из узлов. Инверторы 6 предназначены для инвертирования сигналов, поступающих с выходов 14 блока 1 на соответствующие входы узла сжатия. Сумматор 5 по модулю два обеспечивает формирование тестового слова (0 11.... 1 00.... 0) на входы узлов сжатия 8, 9 и 10, необходимых для проверки неисправности ( -0) выхода 11, а также инвертирование сигналов, поступающих с выходов группы 14 блока 1. Шина управления 12 предназначена для задания режима выполнения функций сумматора 5. Узлы сжатия 8, 9 и 10 осуществляют каскадное преобразование сигналов кода 2 из 4 в сигналы кода 1 из 2 в случае отсутствия ошибок в информации на выходах 14 блока 1 или группы 2 мажоритарных элементов 3 и преобразование сигналов, не принадлежащих коду 2 из 4, в сигналы, не принадлежащие коду 1 из 2, в случае наличия ошибок в информации на выходах 14 блока 1 или выходах мажоритарных элементов 3 блока 2. Элемент логической равнозначности 7 осуществляет преобразование сигнала контроля из двухпроводного кода в однопроводный.

Устройство работает следующим образом.

Исходное состояние перед началом работы - на выходах 14 блоков 1 имеются нулевые сигналы. Сначала осуществляется проверка отсутствия неисправности (~ 0) на выходе 11 элемента 7. С этой целью на шину управления 12 подается нулевой сигнал. В этом случае входам 17, 18, 21 и 22 каждого узла сжатия 8, 9 и 10 предъявляется слово (0100), сигналы выходов 19 и 20 последнего узла 10 имеют значение (0,0), следовательно, на выходе 11 появляется единичный сигнал контроля. При наличии указанной неисправности сигнал контроля принимает нулевое значение. Далее на шину управления 12 подается единичный управляющий сигнал, который присутствует на ней в процессе работы системы. В процессе работы сигналы двоичной информации с выходов 14 блоков 1 подаются

на входы соответствующих мажоритарных элементов 3 групп 2 и на входы элементов 5 и 6 блока 4. Мажоритарные элементы 3 блоков 2 осуществляют поразрядное восстановление искаженных значений сигналов по правилу

3

1185341 4

"два из трех" и подают их на соответствующие входы узлов сжатия 8, 9 и 10. Элементы 5 и 6 блока 4 осуществляют инвертирование входных сигналов и подачу их на соответствующие 5 входы узлов сжатия 8, 9 и 10. При отсутствии ошибок в сигналах на выходах 14 блока 1 или выходах элементов 3 блока 2, входам 17, 18, 21 и 22 узлов сжатия 8, 9 и 10 группы 4 10

предъявляются сигналы в коде 2 из 4, на выходе последнего узла 10 в этом случае имеются сигналы в коде 1 из 2, и элемент равнозначности 7 на своем выходе 11 формирует нулевой 15 сигнал контроля.

При наличии ошибок в сигналах на . выходах 14 блока 1 или элементов 3 группы 2 на входы 17, 18, 21 и 22 соответствующего узла сжатия 8, 9 20

и 10 соответствующей группы 4 поступают сигналы, не принадлежащие коду 2 из 4, на выходах 19 и 20 последнего узла сжатия 10 устанавливаются сигналы, не принадлежащие коду 1 и 25 2, в результате элемент равнозначности 7 на своем выходе 11 формирует единичный сигнал контроля о неправильной работе блока 1 или соответствующего блока 2 элементов 3 ма- 30 жоритарно резервированной системы.

Предложенное устройство обеспечивает большую полноту контроля за счет того, что любая одиночная неисправность константного вида в структуре устройства встроенного контроля обнаруживается при его функционировании. Коэффициент полноты контроля для него равен единице, в то время как для известного устройства он име· ет значение Λί0,33. Для обнаружения всех возможных одиночных неисправностей константного вида в углах сжатия 8, 9 и 10 группы 4 необходимо на его входы подать тест Т (один из возможных) из четырех двоичных наборов:

000...0 ‘ 010...о

т= 101...1

111...1

111....1 101....1 010....о 000....0

Тестовые наборы матрицы Т подаются на входы узлов сжатия 8, 9 и 10. в процессе функционирования системы при выполнении предписанных алгоритмов. Для обеспечения тестируемости¹ блока 1 и входа 15 элемента 5 необходимо еще одно тестовое слово, которое формируется перед началом ра,боты системы, как это было указано ' вЕтпте.

1185341

Фиг.2

Claims (2)

1. УСТРОЙСТВО ДЛЯ ВСТРОЕННОГО КОНТРОЛЯ МАЖОРИТАРНО РЕЗЕРВИРОВАННЫХ ЦИФРОВЫХ СИСТЕМ, содержащее К(К=3) 5-разрядных резервируемых блоков и к блоков из 5 мажоритарных элементов, причем входы ί-го ((=1,...,5) мажоритарного элемента3 -го (^к) блока соединены с соответствующими ί,-ми выходами К резервируемых блоков устройства, отличающееся тем, что, с целью повышения полноты контроля, оно содержит К блоков контроля, состоящих из сумматора по модулю два, (5-1) инверторов, элемента равнозначности и 5-1 узлов сжатия, причем первый и второй входы сумматора соединены соответственно с шиной управления и первым входом ί-го резервируемого блока, а выход - с пер

вым входом первого узла сжатия, второй вход которого подключен к выходу первого мажоритарного элемента 3-го блока, первый и второй входы -го (<|=2,3,..., 5-1) узла сжатия соединены соответственно с первым и вторым выходом (<) -1)-го узла сжатия, третий и четвертый - через соответствующий инвертор с (ί+1)-Μ выходом -го резервируемого блока и с выходом (ь+1)-го мажоритарного элемента блока соответственно, выходы последнего узла сжатия подключены к входам элемента равнозначности, выход которого соединен с контрольным вы- 13 ходом устройства.

2. Устройство по π. 1, отличающееся тем, что каждый узел сжатия содержит четыре элемента И и два элемента ИЛИ, первый и второй входы узла подключены соответственно к первым входам первого, четвертого и второго, третьего элементов И, третий и четвертый входы - к вторым входам первого, третьего и второго_}четвертого элементов И, выходы первого и второго элементов И подключены к входам первого элемента ИЛИ, а вы.ходы третьего и четвертого элементов И - к входам второго элемента ИЛИ,

выходы элементов ИЛИ являются выходами узла.

5и „„ 1185341

~ в

1

1185341

2