JP2022161888A - 信号テスト - Google Patents

信号テスト Download PDF

Info

Publication number
JP2022161888A
JP2022161888A JP2022064352A JP2022064352A JP2022161888A JP 2022161888 A JP2022161888 A JP 2022161888A JP 2022064352 A JP2022064352 A JP 2022064352A JP 2022064352 A JP2022064352 A JP 2022064352A JP 2022161888 A JP2022161888 A JP 2022161888A
Authority
JP
Japan
Prior art keywords
signal
destination
source
function
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022064352A
Other languages
English (en)
Inventor
ハッサン ムハマド
Hassan Muhammad
ローゼンブッシュ イェンス
Jens Rosenbusch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2022161888A publication Critical patent/JP2022161888A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836Fault-finding or characterising
    • G01R31/2839Fault-finding or characterising using signal generators, power supplies or circuit analysers
    • G01R31/2841Signal generators
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31712Input or output aspects
    • G01R31/31715Testing of input or output circuits; test of circuitry between the I/C pins and the functional core, e.g. testing of input or output driver, receiver, buffer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31725Timing aspects, e.g. clock distribution, skew, propagation delay
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3177Testing of logic operation, e.g. by logic analysers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52Testing for short-circuits, leakage current or ground faults

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】宛先によって、少なくとも1つの送信元をテストする方法及びシステムを提供する。【解決手段】方法は、宛先601が、少なくとも1つの送信元602に向けてテスト信号Tを供給するステップと、少なくとも1つの送信元602において、第1の出力信号о1と第1の関数f1を介したテスト信号Tとに基づいて第2の出力信号о2を決定するステップと、第2の出力信号о2を宛先601に搬送するステップと、宛先601において、少なくとも1つの送信元602から受信した第2の出力信号о2に基づいて、かつ、第2の関数f2を介したテスト信号Tに基づいて、受信信号rSを決定するステップと、受信信号rSに基づいてエラーが発生したか否かを決定するステップと、を含む。【選択図】図6

Description

通信システムでは、複数の送信元が、情報を宛先に向けて伝達する。各送信元は、セーフティクリティカル論理回路であってもよい、またはセーフティクリティカル論理回路を含んでいてもよいドライバを含むことができる。このセーフティクリティカル論理回路は、ドライバの内部障害を検出することが可能にする安全機構を含むことができる。
さらに、送信元と宛先との間の通信リンク上で発生し得る障害に気付くことも課題である。信号回線上のそのような故障については複数の可能性があり、その顕著な1つは、障害時のスタックである。これは、別の論理状態にスイッチングできないまま回線にわたって伝達される永続的な論理状態に関連付けられる。特に安全要件に関しては、そのような何らかの障害時のスタックに気付くことも極めて重要である。回線が論理状態1によって示されるアラーム通知を伝達するために使用され、回線が論理状態0でスタックしている場合、宛先は、この回線を介して何らかのアラームに気付くことはできなくなる。
したがって、ここでは、特にデバイス、システム、または任意のタイプの実装の安全性を高める、改善された信号テストを可能にすることが課題である。特に、ここでは、通信システムの接続上で発生し得る障害時のスタックに効果的に気付くことが課題である。
この課題は、独立請求項の特徴部分によって解決される。さらなる実施形態は、従属請求項から明らかになる。
本明細書において提案される例は、特に、以下の解決手段のうちの少なくとも1つを基礎としてもよい。所期の結果を得るために、以下の特徴の組み合わせを利用してもよい。方法の特徴は、デバイス、装置、またはシステムの任意の特徴と組み合わせることができ、あるいはその逆も同様である。
宛先によって少なくとも1つの送信元をテストするための方法が提供され、該方法は、以下のステップ、すなわち、
-宛先が、少なくとも1つの送信元に向けてテスト信号を供給するステップと、
-少なくとも1つの送信元において、第1の出力信号と第1の関数を介したテスト信号とに基づいて第2の出力信号を決定するステップと、
-第2の出力信号を宛先に搬送するステップと、
-宛先において、少なくとも1つの送信元から受信された第2の出力信号に基づいて、かつ、第2の関数を介したテスト信号に基づいて、受信信号を決定するステップと、
-受信信号に基づいてエラーが発生したか否かを決定するステップと、
を含む。
送信元のそのようなテストは、特に、送信元と宛先との間の接続に向けられてもよい。この関係においては、宛先に向けての接続のためにエラーが発生した場合、送信元に欠陥があるように見える場合がある。
特に好適には、第1の関数は、宛先への回線に向かう信号源境界に実装される。そこで、第1の出力信号は、第1の関数(およびテスト信号)を利用して第2の出力信号に変換される。
特に提示された解決手段は、少なくとも1つの送信元から宛先への接続(回線)全体にわたって搬送される信号の何らかの障害時のスタックを検出することを可能にする。
このアプローチは、特に、少なくとも1つの送信元から宛先に向かって伝達されるアラーム通知に関して、セーフティクリティカル用途の信頼性を高める。
したがって、第1の関数f1は、以下のようにテスト信号と第1の出力信号との関数としてまとめることができる。すなわち、
o2=f1(T,o1)
ここで、f1は、第1の関数であり、Tは、テスト信号であり、o1は、第1の出力信号であり、o2は、第2の出力信号である。
第2の関数f2に基づく演算は、以下のようにまとめることができる。すなわち、
rS=f2(T,o2)
ここで、f2は、第2の関数であり、rSは、さらなる処理のために使用することができる受信信号である。関数f1が、関数f2の逆関数である場合、信号rSは、さらなる処理のために使用することができる。
テスト信号が切り換えられた場合、すなわち0から1へまたはその逆に変更された場合、2つの後続のテスト期間は、障害時のスタックを明らかにすることができる。なぜなら、信号rSならびに信号o2は、異なるテスト値Tを有する2つの後続のテスト期間の間で反転されるべきだからである。
一実施形態によれば、本方法は、
受信信号に基づいて、かつ、テスト信号の異なる値に対する先行する受信信号に基づいて、エラーが発生したか否かを決定するステップをさらに含む。
一実施形態によれば、本方法は、
-宛先が、少なくとも1つの送信元に向けて、テストモードをオンおよびオフに切り換える異なるテスト信号を供給するステップと、
-少なくとも1つの送信元において、テスト信号ごとに第2の出力信号を決定するステップと、
-第2の出力信号を宛先に搬送するステップと、
-宛先において、第2の出力信号に基づいてテスト信号ごとに受信信号を決定するステップと、
-異なるテスト信号に対する受信信号が、予め定められた条件を満たす場合に、エラーが発生したことを決定し、そうでない場合にはエラーが発生しなかったとことを決定するステップと、をさらに含む、
一実施形態によれば、予め定められた条件は、受信信号の反転または受信信号の非反転である。
一実施形態によれば、第1の関数は、第2の関数の逆関数である。
一実施形態によれば、第1の関数はXOR関数であり、第2の関数もXOR関数である。
一実施形態によれば、テスト信号は、バイナリ信号である。
一実施形態によれば、本方法は、
-宛先が、少なくとも1つの送信元に向けて少なくとも2つのバイナリ信号を含むテスト信号を供給するステップと、
-少なくとも1つの送信元において、論理機能回路によって結合されたテスト信号が決定されるステップと、
-少なくとも1つの送信元において、第1の出力信号と第1の関数を介して結合されたテスト信号とに基づいて、第2の出力信号を決定するステップと、
-第2の出力信号を宛先に搬送するステップと、
-宛先において、少なくとも1つの送信元から受信された第2の出力信号に基づいて、かつ、第2の関数を介したテスト信号に基づいて、受信信号を決定するステップと、
-受信信号に基づいてエラーが発生したか否かを決定するステップと、をさらに含む。
例えば、テスト信号は、バイナリ信号AおよびBを含むことができる。送信元における論理機能回路は、バイナリ信号AおよびBの論理関数として結合されたテスト信号を決定する。次いで、この結合されたテスト信号は、第2の出力信号を決定するために第1の関数によって使用される。宛先では、バイナリ信号AおよびBは、受信信号に応じてエラーが発生したか否かを決定するために使用することができる。この取り組みは、有利には、バイナリ信号AまたはBのいずれかの障害時のスタックを決定することを可能にする。
一実施形態によれば、本方法は、
-信号が少なくとも1つの送信元と宛先とに到達するまでの時間遅延を考慮する時間遅延フィルタを適用することによって、受信信号に基づいてエラーが発生したか否かを決定するステップをさらに含む。
一実施形態によれば、時間遅延フィルタは、宛先に設けられている。
一実施形態によれば、テスト期間は、信号が少なくとも1つの送信元および/または宛先に到達するのに十分な長さの持続時間にわたってテストモードが活動化または非活動化されるように決定される。
一実施形態によれば、宛先は、以下のうちの、すなわち、
-マイクロコントローラと、
-安全管理ユニットと、
-電子制御ユニットと、
のうちの1つである。
一実施形態によれば、送信元は、以下のうちの、すなわち、
-ドライバと、
-センサと、
-アラームデバイスと、
-集積回路機能部と、
のうちの1つであるか、または少なくとも1つを含む。
また、宛先によって少なくとも1つの送信元をテストするためのシステムが提供され、 -ここで、宛先は、少なくとも1つの送信元に向けてテスト信号を供給するように配置され、
-ここで、少なくとも1つの送信元は、
-第1の出力信号と第1の関数を介したテスト信号とに基づいて第2の出力信号を決定し、
-第2の出力信号を宛先に搬送するように配置され、
-ここで、宛先は、
-少なくとも1つの送信元から受信された第2の出力信号に基づいて、かつ、第2の関数を介したテスト信号に基づいて、受信信号を決定し、
-受信信号に基づいてエラーが発生したか否かを決定するようにさらに配置されている。
一実施形態によれば、システムは、以下のうちの、すなわち、
-安全関連のデータ記録部と、
-安全関連のデータ処理部と、
-データ演算の安全関連の制御部と、
のうちの少なくとも1つを含む。
複数の実施形態が図面に示され、これらの図面を参照して説明される。これらの図面は、基本原理を説明するためのものにすぎず、そのため、基本原理を理解するのに必要な態様のみが説明される。これらの図面は、必ずしも縮尺通りではない。これらの図面中、同じ参照番号は、同様の機能部を表している。
複数の送信元と宛先との間の通信を視覚化した例示的な図を示す。 さまざまな送信元と宛先201との間の回線のセーフティクリティカルテストを可能にするブロック図を示す。 宛先と2つの送信元とを含んでいる例示的なブロック図を示しており、ここで、テスト信号は、送信元の各々におけるXOR関数と組み合わせて切り換えられる。 特に、時間軸にわたってテスト信号T、信号Xおよび信号Yを示す図3の配置構成のための例示的な信号図を示す。 宛先と2つの送信元とを含んでいる代替的で例示的なブロック図を示しており、ここで、バイナリ信号AおよびBは、宛先から送信元に向かって搬送され、送信元の各々における論理機能回路において、XOR関数に供給される信号Tに結合される。 回線を介して宛先と通信する単一の送信元を示した概略的なブロック図を示す。
図1は、送信元102と宛先101との間ならびに送信元104と宛先101との間の通信を視覚化する例示的な図を示す。送信元102は、回線111を介して宛先101に接続されたドライバ103を含む。送信元104は、回線112を介して宛先101に接続されたドライバ105を含む。宛先101は、ドライバ103からの信号Xおよびドライバ105からの信号Yを受信する。宛先101にとって、回線111および112上で発生する何らかの故障に気付くのは一般的な動機である(回線111上の例示的な故障121参照)。
図2には、さまざまな送信元202,204と宛先201との間の回線のセーフティクリティカルなテストを可能にするブロック図が示されている。
送信元202および送信元204はそれぞれ、信号回線を介して宛先201と通信する。送信元202はドライバ203を含み、送信元204はドライバ205を含む。宛先201は、ドライバ203からは信号Xを受信し、ドライバ205からは信号Yを受信する。
付加的に、宛先は、送信元202および送信元204に向けてテスト信号Tを提供することができる。
論理機能回路211は、送信元202に実装されており、特に送信元202の信号源境界に実装されている。
論理機能回路212は、送信元204に実装されており、特に送信元204の信号源境界に実装されている。
論理機能回路213a,213bは、宛先201に実装されており、特に送信元202,204に向かう宛先201の信号宛先境界に実装されている。なお、論理機能回路213aおよび213bは、単一の回路として実現することができる。
論理機能回路211および212は、それぞれ関数FUNCを実装することができ、論理機能回路213aおよび213bは、それぞれ逆関数I_FUNCを実装することができ、この場合、
FUNC=I_FUNC-1
である。
例えば、排他的論理和関数(XOR)を関数として使用することができ、ここでは、XOR関数はその逆関数でもある。
関数FUNCは、各ドライバの出力とテスト信号Tとを使用して、宛先201に向けて搬送される信号を導出する。エラーがない場合、宛先で受信された信号は適正な信号である。
任意選択事項として、以下のさまざまな回線にわたる信号実行時間(時間遅延、TD)、すなわち、
-送信元202から宛先201への信号Xについての時間遅延a(ボックス221参照)、
-宛先201から送信元202へのテスト信号Tについての時間遅延b(ボックス222参照)、
-送信元204から宛先201への信号Yについての時間遅延c(ボックス223参照)、
-宛先201から送信元204へのテスト信号Tについての時間遅延d(ボックス224参照)
が考慮されてもよい。
送信元202,204ならびに宛先201におけるテスト信号Tの効果を同期化するために、論理機能回路213aおよび213bの各々には信号実行時間補償フィルタ(時間遅延フィルタ、TDF)225,226が設けられている。フィルタ225は、時間遅延a+bを補償し、フィルタ226は時間遅延c+dを補償する。
信号Tは、機能回路213a,213bならびにフィルタ225および226の各々にも搬送され、あるいはそこでも利用可能である。
信号回線テストは、テストモード(「テストモードオン」とも称される)と通常モード(「テストモードオフ」とも称される)との間で切り換えられてもよいテスト信号Tを利用して、宛先201においてテストを開始することができる。好適には、テスト信号Tによって誘起される効果とは、以下でより詳細に示されるように、関数FUNCおよびI_FUNCの実装によって完全に透過的になることである。
図3は、宛先301と、ドライバ303を有する送信元302と、ドライバ305を有する送信元304と、を含む例示的なブロック図を示す。論理機能回路311は、送信元302に設けられ、論理機能回路312は、送信元304に設けられている。各論理機能回路311,312は、関数FUNCとして排他的論理和(XOR)関数を実装し、宛先301からのテスト信号Tによって供給される。
宛先301は、XOR関数でもある関数I_FUNCを実装する信号回線テスト機能を含む。この信号回線テスト機能は、ハードウェアおよび/またはソフトウェアで実装されてもよい。
論理機能回路311,312は、好適には、宛先301への回線に向かって各送信元302,304の信号源境界に実装されている。
信号回線テストは、テスト信号Tを介して宛先によって開始することができる。テスト信号Tは、を使用して、テストモードと通常モードとの間のスイッチング(すなわち、テストモードオンおよびオフの切り換え)のために使用することができる。
信号Xが、宛先301において送信元302から受信され、信号Yが、宛先301において送信元304から受信される。
この解決手段は、潜在的な障害のカバーが改善され、特に障害時のスタックを認識することができるという利点を有する。別の利点は、この解決手段がドライバの起動時間に全く、または僅かしか影響を及ぼさないことと、テストが、各送信元302,304と宛先301との間の通信回線の利用に対して透過的であることである。また、セットアップは、専用時間の浪費につながるエラーの介入や個々の回線ごとの評価を要しない。
任意選択事項として、宛先301は、安全管理ユニット(SMU)であってもよく、信号X,Yは、各送信元302,304によって提供されるアラーム信号であってよい。ドライバ303,305の各々は、少なくとも1つの安全機構(SM)を実装することができる。したがって、この安全機構は、論理機能回路311,312によってテスト信号TとXOR結合されたアラームを発出する。SMUは、テスト信号Tとして使用され、かつ送信元302,304に搬送されるべきビットを利用することができる。このビット(テスト信号T)は、通信回線上の障害時のスタックを検出するために切り換えることができる。
図4は、図3の装置のための例示的な信号回線図を示している。この信号回線図は、時間軸にわたってテスト信号T、信号Xおよび信号Yを含む。
XOR関数によれば、各送信元302,304によって供給される信号は、テスト信号Tが0である場合は変更されず、テスト信号Tが1である場合は反転される。
図4に示す例では、開始時点においてT=X=Y=0の始まりである。時点t1において、テスト信号Tは1にセットされる。宛先301と送信元302との間の接続によって導入される時間遅延TD1のために、信号Xは、時点t2においてX=1に反転される。したがって、宛先301と送信元304との間の接続によって導入される時間遅延TD2のために、信号Yは、時点t3においてY=1に反転される。
時点t4では、テスト信号Tは、0にセットされる。時間遅延TD1のために、信号Xは、時点t5においてX=0に反転され、時間遅延TD2のために、信号Yは、時点t6においてY=0に反転される。
信号は、最長時間遅延の経過後、次のテスト信号Tが0もしくは1にスイッチングされる前の時点において、時間間隔ごとにサンプリングされてもよい。図4の例では、サンプリング時間は、s1、s2およびs3として示されている。周期的なもしくはクロックベースの取り組みの場合、s1は第1のサンプリング間隔、s2は第2のサンプリング間隔などと称されてもよい。サンプリング時間の間の時間差は、一定であってもよいし、実質的に一定であってもよい。
本明細書に記載の回線テストを実施するために、すなわち、例えば連続する時間間隔の間でテスト信号Tを切り換えるために任意の周期性を使用することができる点に留意されたい。
以下のテストは、宛先301によって実施することができる。
テスト1:サンプリング時間s2における信号値を、サンプリング時間s1における信号値と比較する。各信号XおよびYが反転された場合、このテストは合格である。宛先301において反転が決定できない場合、故障が発生している(例えば、各回線上の障害時のスタック、あるいは送信元における障害を示す、XもしくはYにおける実際の信号遷移)。
テスト2:サンプリング時間s3における信号値を、サンプリング時間s2における信号値と比較する。各信号XおよびYが反転されていない場合、このテストは合格である。宛先301において反転が決定された場合、故障が発生している(例えば、各回線上の障害時のスタック、あるいは障害を示すXもしくはYにおける実際の信号遷移)。
信号T、XおよびYは、特にクロック信号の立ち下がりエッジおよび/または立ち上がりエッジを利用してクロック信号CLKと同期させるか、またはクロック信号CLKに基づいて同期させてもよい点に留意されたい。
テスト信号Tは、「テストモード」にスイッチングされる、すなわち、時間s2でのサンプリングに対してT=1であるために、時間s1での信号Xは、時間s2での信号Xとは異なることが予想される。すなわち、
X[s1]≠X[s2]? (1)
このことは、宛先301により、受信信号Xと、XOR関数を介したテスト信号Tとを結合することにより容易に検査することができる。結果が同一の場合、エラーは存在せず、そうでない場合はエラーが発生している。すなわち、
Figure 2022161888000002
エラーが発生しなかった場合、式(2)は真である。信号Xが、時点t2において0にスタックしている場合、式(2)は偽である。信号Yが、時点t1よりも前において1にスタックしている場合、テスト信号Tが時点t1において0から1に切り換わるための反転は発生せず、式(2)は偽である。
したがって、この機構は、他のテスト期間に対してだけでなく、信号Yのような他の信号に対しても機能する。
また、テスト信号Tの障害時のスタックは、論理機能回路311,312による反転がトリガされないので検出することができる。しかしながら、宛先301は、そのような反転を予期するため、式(2)は、その後、信号XおよびYの両方に対して偽となる。
送信元302,304と宛先301との間の接続に基づく可能性のある障害時のスタックを検出することは、送信元302,304への少なくとも1つの接続が不良であるにもかかわらず宛先301を依然として使用することができるので有利である。
宛先は、管理システムまたはマイクロコントローラのような(多目的の)デバイスであってもよいことに留意されたい。
図5は、宛先501と、ドライバ503を有する送信元502と、ドライバ505を有する送信元504と、を含む代替的で例示的なブロック図を示す。論理機能回路511aとテスト論理回路511bとが送信元502に設けられており、論理機能回路512aとテスト論理回路512bとが送信元504に設けられている。各論理機能回路511a,512aは、関数FUNCとしてXOR関数を実装する。逆関数I_FUNCは、XOR関数であってもよく、宛先501の実装の一部であってもよい。
テスト信号AおよびBは、宛先501によって、テスト論理回路511bおよびテスト論理回路512bに向けて供給される。テスト論理回路511bは、信号AおよびBに基づいてテスト信号Tを決定し、このテスト信号Tを論理機能回路511aに供給する。したがって、テスト論理回路512bは、信号AおよびBに基づいてテスト信号Tを決定し、このテスト信号Tを論理機能回路512aに供給する。両方のテスト論理回路511bおよび512bが、同じテスト信号AおよびBを受信する場合には、テスト信号Tは同じであってよい。
テスト信号Tは、以下のようにテスト信号AおよびBに基づいて決定されてもよい。すなわち、
Figure 2022161888000003
ここで、
Figure 2022161888000004
は、XOR関数を示し、「・」は、論理AND関数を示す。真理値表は、以下のようにまとめることができる。すなわち、
Figure 2022161888000005
信号Xが、宛先501において送信元502から受信され、信号Yは、宛先501において送信元504から受信される。
したがって、宛先501は、信号AおよびBを生成し、テスト論理回路511b,512bは、信号AおよびBに基づいてテスト信号Tを決定する。このテスト信号Tは、通常モード(T=0)またはテストモード(T=1)をトリガするために論理機能回路511a,512aによって使用される。宛先501において、受信されたX,Y信号は、ドライバ503,505によって提供されるものと同じ信号を取得するために、同じテスト信号、すなわち、
Figure 2022161888000006
に基づいて処理されてもよい。このことは、上記テスト信号T、すなわち、
Figure 2022161888000007
Figure 2022161888000008
を使用して、到来する信号X,YをXOR関数に供給することによって達成することができる。
論理機能回路511a,512aのXOR関数に従って、各送信元502,504によって供給された信号は、テスト信号Tが0(通常モード)である場合には不変のままであり、テスト信号Tが1(テストモード)である場合には反転される。上記の表によって示されるように、テストモードは、A=1およびB=0の設定により宛先501によって開始され、通常モードは、A=0およびB=1の設定により宛先501によって開始される。
好適には、以下のようにテスト信号Aおよび/またはBの障害時の何らかのスタックが明らかになる。すなわち、
-信号Aが0にスタックしている場合、テストモードに入ることができない。これは、宛先501において、開始された(ただし、信号Aの障害のためにT=1に変換されない)テストモードの受信信号XおよびYに逆関数I_FUNCを適用することにより明らかになる。
-信号Aが1にスタックしている場合、通常モードに入ることができない。これは、宛先501において、開始された(ただし、信号Aの障害のためにT=0に変換されない)通常モードの受信信号XおよびYに逆関数I_FUNCを適用することにより明らかになる。
-信号Bが0にスタックしている場合、通常モードに入ることができない。これは、宛先501において、開始された(ただし、信号Bの障害のためにT=0に変換されない)通常モードの受信信号XおよびYに逆関数I_FUNCを適用することにより明らかになる。
-信号Bが1にスタックしている場合、テストモードに入ることができない。これは、宛先501において、開始された(ただし、信号Bの障害のためにT=1に変換されない)テストモードの受信信号XおよびYに逆関数I_FUNCを適用することにより明らかになる。
上記で示されるように、宛先において適用される逆関数I_FUNCもXOR関数である。テストモードがトリガされた場合、信号X,Yは、1でXORされる(すなわち、テストモードが1にセットされている場合、信号X,Yは反転される)。そうでない場合(すなわち通常モードでは)、逆関数I_FUNCは信号X,Yを変化させない。
図6は、本明細書に記載の取り組みによって提供される例示的な解決手段を示すブロック図である。ここには、回線605を介して宛先601と通信する単一の送信元602のみが示されている。この回線605は、物理的または論理的な接続路として実現されてもよい。
ただし、この取り組みは、宛先601と通信する複数の送信元に応じて適用することが可能である。
送信元602は、ドライバ603を含み、論理機能回路612は、回線605へのインターフェースとして設けられている。回線605の反対側には、論理機能回路611が、宛先601へのインターフェースとして設けられている。
テスト信号Tは、宛先601により、論理機能回路612に供給される。また、テスト信号Tは、論理機能回路611にも利用可能にされる(破線によって示されている)。テスト信号Tは、専用もしくは共用の媒体を介して送信元に搬送することができる。いくつかの実施形態では、テスト信号Tの伝送のためにバスメッセージを使用されてもよい。
図6に示されている例では、ドライバ603は、第1の出力o1を論理機能回路611に提供し、この論理機能回路611は、以下のようにテスト信号Tに基づいて関数f1に基づき第2の出力o2を決定する。すなわち、
o2=f1(T,o1)
次いで、第2の出力o2は、回線605にわたって受信機における論理機能回路612に搬送され、この論理機能回路612は、以下のように第2の関数f2に基づいて受信信号rSを決定する。すなわち、
rS=f2(T,o2)
第2の関数f2は、第1の関数f1に対して反転されてもよい。XOR関数が使用されている場合、このXOR関数は、関数f1および関数f2として使用することができる。
テストは、異なるテスト信号T(T=0およびT=1)を用いて、2つの後続する時間間隔で実施することができる。テスト信号Tの切り換えは、第2の時間間隔中に第2の出力信号o2も反転させるべきである。第2の出力信号o2が、第2の時間間隔中に反転されない場合、このことは宛先において検出することができ、障害時のスタックに向けての示唆となり得る。
任意選択事項として、信号のサンプリングのための適切な時間を決定するために、信号実行時間によって導入される時間遅延が考慮されてもよい。
別の任意選択事項として、テスト信号Tは、複数の信号を含み、これらの複数の信号に基づいてテスト信号を導出するために、付加的な論理回路が送信元に設けられている。上記の図5を参照されたい。
1つまたは複数の例においては、本明細書に記載の機能は、少なくとも部分的に特定のハードウェアコンポーネントやプロセッサなどのハードウェアで実装されてもよい。より一般的には、これらの技術は、ハードウェア、プロセッサ、ソフトウェア、ファームウェア、またはそれらの任意の組み合わせで実装されてもよい。ソフトウェアで実施される場合、これらの機能は、コンピュータ可読媒体上に格納され、あるいは1つまたは複数の命令もしくはコードとして伝送され、ハードウェアベースの処理ユニットによって実行されてもよい。コンピュータ可読媒体は、データ記録媒体などの有形の媒体に対応するコンピュータ可読記録媒体、あるいは例えば通信プロトコルに従って一方の場所から他方の場所へのコンピュータプログラムの転送を容易にする任意の媒体を含んだ通信媒体を含むことができる。このようにして、コンピュータ可読媒体は、一般的に、(1)非一過性で有形のコンピュータ可読記録媒体か、または(2)信号もしくは搬送波などの通信媒体に対応することができる。データ記録媒体は、1つまたは複数のコンピュータによって、あるいは1つまたは複数のプロセッサによって、本開示に記載の技術を実装するための命令、コードおよび/またはデータ構造を検索するためにアクセスすることができる、任意の利用可能な媒体であってもよい。コンピュータプログラム製品は、コンピュータ可読媒体を含むことができる。
一例であり、限定されるものではないが、そのようなコンピュータ可読記録媒体は、RAM、ROM、EEPROM、CD-ROM、または他の光学的記録ディスク、磁気的記録ディスクもしくは他の磁気的記録デバイス、フラッシュメモリを含むことができ、あるいは命令もしくはデータ構造の形態の所望のプログラムコードを格納するために使用可能でかつコンピュータによってアクセス可能である任意の他の媒体を含むことができる。また、任意の接続も、好適にはコンピュータ可読媒体、すなわちコンピュータ可読転送媒体と称される。例えば、命令が、同軸ケーブル、光ファイバケーブル、ツイストペアケーブル、デジタル加入者回線(DSL)、または赤外線、無線、マイクロ波などの無線技術を使用して、ウェブサイト、サーバ、もしくは他のリモート送信元から転送される場合、これらの同軸ケーブル、光ファイバケーブル、ツイストペアケーブル、DSL、または赤外線、無線およびマイクロ波などの無線技術は、媒体の定義に含まれる。しかしながら、コンピュータ可読記録媒体およびデータ記録媒体は、接続路、搬送波、信号、または他の一過性の媒体を含まないが、代わりに、非一過性で有形の記録媒体に向けられることを理解されたい。本明細書で使用されるディスク(disk)ならびにディスク(disc)は、コンパクトディスク(CD)、レーザーディスク、光ディスク、デジタル多用途ディスク(DVD)、フロッピーディスクおよびブルーレイディスクを含み、ここで、ディスク(disk)は、通常、データを磁気的に再生し、一方、ディスク(disc)は、レーザーを用いて光学的にデータを再生する。上記の組み合わせは、コンピュータ可読媒体の範囲内にも含まれるべきである。
命令は、1つまたは複数の中央処理装置(CPU)、デジタル信号プロセッサ(DSP)、汎用マイクロプロセッサ、特定用途向け集積回路(ASIC)、フィールドプログラマブルロジックアレイ(FPGA)、または他の等価的な集積もしくは離散論理回路などの1つまたは複数のプロセッサによって実行されてもよい。したがって、本明細書で使用される「プロセッサ」という用語は、前述の任意の構造、あるいは本明細書に記載の技術の実装に適した他の任意の構造を指す場合がある。付加的に、いくつかの態様では、本明細書に記載の機能は、符号化および復号化のために構成された、あるいは複合コーデックに組み込まれた専用のハードウェアおよび/またはソフトウェアモジュール内で提供されてもよい。また、これらの技術は、1つまたは複数の回路または論理要素に完全に実装することも可能である。
本開示の技術は、無線ハンドセット、集積回路(IC)、またはICのセット(例えば、チップセット)を含む多種多様なデバイスまたは装置に実装されてもよい。開示された技術を実行するように構成されたデバイスの機能的側面を強調するために、さまざまなコンポーネント、モジュール、またはユニットが本開示で説明されるが、必ずしも異なるハードウェアユニットによる実現が必要なわけでもない。むしろ、上述のように、さまざまなユニットは、単一のハードウェアユニットに組み合わされてもよいし、あるいは適切なソフトウェアおよび/またはファームウェアと組み合わせて、上述のような1つまたは複数のプロセッサを含む相互運用的なハードウェアユニットの集合体によって提供されてもよい。
本発明のさまざまな例示的な実施形態が開示されてきたが、当業者であれば、本発明の精神および範囲から逸脱することなく、本発明のいくつかの利点を達成するさまざまな変更および修正を行うことができることは明らかである。同一の機能を実行する他のコンポーネントで適切に置き換えてよいことも当業者には明らかであろう。特定の図面を参照して説明した特徴は、このことが明示的に言及されていない場合であっても、他の図面の特徴と組み合わせてもよいことを言及すべきである。さらに、本発明の方法は、適切なプロセッサ命令を使用したオールソフトウェアの実装形態で達成されるか、同一の結果を達成するために、ハードウェア論理回路とソフトウェア論理回路との組み合わせを利用したハイブリッドの実装形態で達成されてもよい。本発明の構想に対するそのような修正は、添付の特許請求の範囲によってカバーされることが意図されている。

Claims (15)

  1. 宛先によって少なくとも1つの送信元をテストするための方法であって、前記方法は、以下のステップ、すなわち、
    -前記宛先が、前記少なくとも1つの送信元に向けてテスト信号を供給するステップと、
    -前記少なくとも1つの送信元において、第1の出力信号と第1の関数を介したテスト信号とに基づいて第2の出力信号を決定するステップと、
    -前記第2の出力信号を前記宛先に搬送するステップと、
    -前記宛先において、前記少なくとも1つの送信元から受信された前記第2の出力信号に基づいて、かつ、第2の関数を介したテスト信号に基づいて、受信信号を決定するステップと、
    -前記受信信号に基づいてエラーが発生したか否かを決定するステップと、
    を含む方法。
  2. 前記方法は、
    前記受信信号に基づいて、かつ、前記テスト信号の異なる値に対する先行する受信信号に基づいて、エラーが発生したか否かを決定するステップをさらに含む、
    請求項1記載の方法。
  3. 前記方法は、
    -前記宛先が、前記少なくとも1つの送信元に向けて、テストモードをオンおよびオフに切り換える異なるテスト信号を供給するステップと、
    -前記少なくとも1つの送信元において、前記テスト信号ごとに第2の出力信号を決定するステップと、
    -前記第2の出力信号を前記宛先に搬送するステップと、
    -前記宛先において、前記第2の出力信号に基づいて前記テスト信号ごとに受信信号を決定するステップと、
    -異なるテスト信号に対する受信信号が、予め定められた条件を満たす場合に、エラーが発生したことを決定し、そうでない場合にはエラーが発生しなかったとことを決定するステップと、
    をさらに含む、
    請求項2記載の方法。
  4. 前記予め定められた条件は、前記受信信号の反転または前記受信信号の非反転である、
    請求項3記載の方法。
  5. 前記第1の関数は、前記第2の関数の逆関数である、
    請求項1から4までのいずれか1項記載の方法。
  6. 前記第1の関数は、XOR関数であり、前記第2の関数も、XOR関数である、
    請求項1から5までのいずれか1項記載の方法。
  7. 前記テスト信号は、バイナリ信号である、
    請求項1から6までのいずれか1項記載の方法。
  8. 前記方法は、
    -前記宛先が、前記少なくとも1つの送信元に向けて少なくとも2つのバイナリ信号を含む前記テスト信号を供給するステップと、
    -前記少なくとも1つの送信元において、論理機能回路によって結合されたテスト信号が決定されるステップと、
    -前記少なくとも1つの送信元において、前記第1の出力信号と第1の関数を介して結合された前記テスト信号とに基づいて、第2の出力信号を決定するステップと、
    -前記第2の出力信号を前記宛先に搬送するステップと、
    -前記宛先において、前記少なくとも1つの送信元から受信された前記第2の出力信号に基づいて、かつ、第2の関数を介した前記テスト信号に基づいて、受信信号を決定するステップと、
    -前記受信信号に基づいてエラーが発生したか否かを決定するステップと、
    をさらに含む、
    請求項1から6までのいずれか1項記載の方法。
  9. 前記方法は、
    -前記信号が前記少なくとも1つの送信元と前記宛先とに到達するまでの時間遅延を考慮する時間遅延フィルタを適用することによって、前記受信信号に基づいてエラーが発生したか否かを決定するステップをさらに含む、
    請求項1から8までのいずれか1項記載の方法。
  10. 前記時間遅延フィルタは、前記宛先に設けられている、
    請求項9記載の方法。
  11. テスト期間は、信号が前記少なくとも1つの送信元および/または前記宛先に到達するのに十分な長さの持続時間にわたって前記テストモードが活動化または非活動化されるように決定される、
    請求項9または10記載の方法。
  12. 前記宛先は、以下のうちの、すなわち、
    -マイクロコントローラと、
    -安全管理ユニットと、
    -電子制御ユニットと、
    のうちの1つである、
    請求項1から11までのいずれか1項記載の方法。
  13. 前記送信元は、以下のうちの、すなわち、
    -ドライバと、
    -センサと、
    -アラームデバイスと、
    -集積回路機能部と、
    のうちの1つであるか、または、少なくとも1つを含む、
    請求項1から12までのいずれか1項記載の方法。
  14. 宛先によって少なくとも1つの送信元をテストするためのシステムであって、
    -前記宛先は、前記少なくとも1つの送信元に向けてテスト信号を供給するように配置され、
    -前記少なくとも1つの送信元は、
    -第1の出力信号と第1の関数を介した前記テスト信号とに基づいて第2の出力信号を決定し、
    -前記第2の出力信号を前記宛先に搬送するように配置され、
    -前記宛先は、
    -前記少なくとも1つの送信元から受信された前記第2の出力信号に基づいて、かつ、第2の関数を介したテスト信号に基づいて、受信信号を決定し、
    -前記受信信号に基づいてエラーが発生したか否かを決定するようにさらに配置されている、
    システム。
  15. 前記システムは、以下のうちの、すなわち、
    -安全関連のデータ記録部と、
    -安全関連のデータ処理部と、
    -データ演算の安全関連の制御部と、
    のうちの少なくとも1つを含む、
    請求項14記載のシステム。
JP2022064352A 2021-04-09 2022-04-08 信号テスト Pending JP2022161888A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102021108930.1 2021-04-09
DE102021108930.1A DE102021108930B3 (de) 2021-04-09 2021-04-09 Signalprüfung

Publications (1)

Publication Number Publication Date
JP2022161888A true JP2022161888A (ja) 2022-10-21

Family

ID=83361495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022064352A Pending JP2022161888A (ja) 2021-04-09 2022-04-08 信号テスト

Country Status (3)

Country Link
US (1) US20220326298A1 (ja)
JP (1) JP2022161888A (ja)
DE (1) DE102021108930B3 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8026726B2 (en) 2009-01-23 2011-09-27 Silicon Image, Inc. Fault testing for interconnections
US20160349320A1 (en) * 2015-05-26 2016-12-01 Qualcomm Incorporated Remote bus wrapper for testing remote cores using automatic test pattern generation and other techniques

Also Published As

Publication number Publication date
US20220326298A1 (en) 2022-10-13
DE102021108930B3 (de) 2022-10-13

Similar Documents

Publication Publication Date Title
US4843608A (en) Cross-coupled checking circuit
JPS63299623A (ja) 信号チエツク装置
JPS5837736B2 (ja) 直列デ−タ伝送方式
US5421002A (en) Method for switching between redundant buses in a distributed processing system
EP0265454A1 (en) Data transfer system comprising means for detecting transmission errors.
JP2022161888A (ja) 信号テスト
US4580265A (en) Failure detection method and apparatus
JP3060076B2 (ja) 回線監視システム
JPH04305748A (ja) 高信頼性バス
JPS63290033A (ja) デ−タ送受信回路
JPS6259435A (ja) デ−タ転送監視装置
JP2606160B2 (ja) パリティチェック回路の故障検出方式
JPH034623A (ja) 直列データ伝送システム
SU1185341A1 (ru) Устройство для встроенного контроля мажоритарно резервированных цифровых систем
KR970002401B1 (ko) 디지탈 시스템 버스상의 오류 검출/정정 장치 그 방법
CN112291128A (zh) 基于总线的通信系统、片上系统和用于其的方法
JPH04220745A (ja) バスエラー検出回路
JPS5945304B2 (ja) 二線式通信装置における回線障害検出方式
JPH02242454A (ja) シーケンスエラー発生方法
JPS6252652A (ja) トライステ−トの異常検出方式
JPS5918897B2 (ja) 送信局における伝送結果判定装置
JPH0537498A (ja) 伝送路の異常監視方式
JPS63296541A (ja) 搬送端局装置
JPH05103041A (ja) データ処理装置およびその故障検出方法
JPS584364B2 (ja) デ−タ監視方式