JPH05276171A - 通信制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 エコーバック比較の精度を向上させることに
より、共通データ回線の遅延許容範囲を緩和して共通デ
ータ回線への異常波形の送出の防止を目的とした通信制
御装置の提供を目的とする。 【構成】 送信許可区間内において他の通信装置からデ
ータ回線４へ通信データの送信が開始されたことを回線
状態検出部29により検出した場合にそれに追従して自身
からの通信データの送信を開始すると共に、データ回線
４上の通信データを取り込んで自身から送信した通信デ
ータと比較することにより自身からの通信データの異常
またはデータ回線上で発生している異常状態を検出する
エコーバック比較検出部30を有し、更に自身から送信さ
れる通信データの開始を表すデータのビット幅を短縮す
る送信マーク発生部23を備えている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデータ通信制御を行う通
信制御装置に関する。

【０００２】

【従来の技術】従来技術の説明に先立って、まず図４及
び図５を参照して通信システムにおける共通回線に対す
る一般的なノードの接続状態及びデータ通信に用いられ
る波形パターンについて説明する。

【０００３】図４は共通データ回線に対して複数のノー
ドが接続された一般的な通信システムの構成例を示す模
式図である。図４において、参照符号1a, 1b, 1cはそれ
ぞれ第１ノード，第２ノード，第３ノードを示してい
る。各ノード1a, 1b, 1cは図示されていないが通信制御
機能を有する通信制御装置とマイクロコンピュータとで
構成されている。これらの各ノード1a, 1b, 1cはそれぞ
れ送信バッファ2a, 2b,2c及び受信バッファ3a, 3b, 3c
を介して共通データ回線４に接続されている。

【０００４】図４に示されているような通信システムの
構成では、例えば第１ノード1aが第３ノード1cにデータ
を送信する場合、第１ノード1aは送信バッファ2aを介し
て共通データ回線４にデータを送出する。第１ノード1a
から共通データ回線４へ送出されたデータは受信バッフ
ァ3cを介して第３ノード1cに入力されると同時にデータ
を送出した第１ノード1aにも受信バッファ3aを介して再
度入力され、更にこの場合には第３者である第２ノード
1bにも受信バッファ3bを介して入力される。なおこのよ
うな、データを送出したノード自身がそのデータを再度
受信する手法をエコーバックといい、再度受信したデー
タをエコーバックデータという。

【０００５】ところで、共通データ回線４に送出される
データ中には送信の相手ノード、即ちそのデータを受信
すべきノード (この場合は第３ノード1c) を示すデータ
が含まれている。この送信の相手ノードを示すデータに
より、第２ノード1bは自身宛に送信されたデータではな
いと判断して受信動作は行わず、第３ノード1cは自身宛
に送信されたデータであると判断して受信動作を行う。

【０００６】また図４に示されているような通信システ
ムの場合、バス競合制御方式としてCSMA／CD(Carrier S
ense Multiple Access/Collision Detection) 方式が用
いられており、たとえば第１ノード1a, 第２ノード1bが
同時に送信を開始した場合における共通データ回線４の
バス占有権はエコーバックデータと自ノードの送出デー
タとを比較すること (以下、エコーバック比較という)
により、優先順位の高いノードがバスを占有することが
出来る。

【０００７】次に図５を参照して従来技術においてもま
た本発明においても用いられるデータ通信のビットパタ
ーンについて説明する。

【０００８】図５はパルス幅変調(Pulse Width Modulat
ion:以下、 PWMという) されたビットパターンの例を示
す波形図であり、上述の図４の共通データ回線４上に送
出される波形は以下に説明するビットパターンにて規定
される。

【０００９】図５において、データの１ビットの領域は
３分割された領域 (以下、それぞれをtimeという) にて
構成されている。図５(a) に示されているように、ビッ
ト”１”は第１timeが”Ｈ（ハイレベル）”にて、第２
time，第３timeが共に”Ｌ（ローレベル）”にて表され
る。また図５(b) に示されているように、ビット”０”
は第１time，第２timeが共に”Ｈ”にて、第３timeが”
Ｌ”にて表される。送信データは、このような”１”ま
たは”０”のビットパターンにより通信データの各ビッ
トを構成し、その前後に図５(c) に示されているような
送信の開始を意味するマークSOM(Start Of Message)
と、図５(d) に示されているような送信が完了したこと
を意味するマークEOM(End Of Message) と、図５(e) に
示されているような次の送信の許可を意味するマークIM
S(Inter Message Separation) とが付加される。

【００１０】なお、 SOMは第1, 2, 3, 4timeまでの全て
が”Ｈ”であり、第5, 6timeが共に”Ｌ”であるパター
ンにて計６timeで構成され、 EOMは第１乃至第６timeま
での全てが”Ｌ”であるパターンにて計６timeで構成さ
れ、 IMSは第１time乃至第３timeまでの全てが”Ｌ”で
あるパターンにて計３timeで構成されている。

【００１１】次に通信制御装置の従来例の構成について
図１０を参照して説明する。図１０は従来の通信制御装
置の要部、即ち送信及び受信を行う部分を示すブロック
図であり、より具体的には、共通データ回線４に対して
インタフェイスを司る部分を示すブロック図である。

【００１２】図１０のブロック図に示されているよう
に、従来の通信制御装置１の要部は参照符号17にて示さ
れている送信部と、同18にて示されている受信部と、そ
の他にシーケンスコントロール部19, 回線状態検出部2
9, エコーバック比較検出部30,エコーバック比較用レジ
スタ31等とで構成されている。

【００１３】送信部17は送信バッファメモリ20, PtoS(P
arallel to Serial)シフトレジスタ21, PWM部22, 送信
マーク発生部23, セレクタ24及び送信バッファ２等にて
構成されている。送信バッファメモリ20には送信すべき
データが格納される。この送信バッファメモリ20に並列
データとして格納されているデータ列はPtoSシフトレジ
スタ21により直列データに変換される。PtoSシフトレジ
スタ21により変換された直列データは PWM部22によりパ
ルス幅変調される。送信マーク発生部23は前述の SOMを
発生する。この送信マーク発生部23により発生された S
OMのパターンとPWM部22により変調されたビットパター
ンとはいずれかがセレクタ24により選択されて送信バッ
ファ２から共通データ回線４へ出力される。

【００１４】また受信部18は受信バッファ３, デジタル
フィルタ25, PWDM(Pulse Width DeModulation)部26, St
oP(Serial to Parallel)シフトレジスタ27, 受信バッフ
ァメモリ28等にて構成されている。共通データ回線４上
の通信データは受信バッファ３を介して接続されている
デジタルフィルタ25によりノイズ成分が取除かれ、PWDM
部26でパルス幅復調される。PWDM部26によりパルス幅復
調されたデータは直列データであるのでStoPシフトレジ
スタ27により並列データに変換されて受信バッファメモ
リ28に書き込まれる。

【００１５】また、送信部17及び受信部18の外部には、
シーケンスコントロール部19と、受信データの状態を監
視するためにデジタルフィルタ25の出力に接続された回
線状態検出部29と、エコーバック比較を行うためのエコ
ーバック比較用レジスタ31及びエコーバック比較検出部
30とが備えられている。エコーバック比較検出部30の比
較出力と回線状態検出部29の検出データ出力とがシーケ
ンスコントロール部19に入力されている。

【００１６】次に上述の図１０にその構成が示されてい
る従来例の通信制御装置の動作について図１０，図１１
及び図１２を参照して説明する。

【００１７】図１１及び図１２は送信部17, 受信部18及
びエコーバック比較検出部30, シーケンスコントロール
部19の動作説明のためのタイミングチャートである。

【００１８】まず、送信すべきデータが送信バッファメ
モリ20に書き込まれた時点で図１１(a) に示されている
送信バッファフル信号32が”Ｈ”レベルに立上ってシー
ケンスコントロール部19に入力される。また、回線状態
検出部29により検出されている共通データ回線４の状態
が前述の図４に示されている IMSと一致した場合に図１
１(b) に示すように送信許可フラグ33が発せられてシー
ケンスコントロール部19に入力される。シーケンスコン
トロール部19は上述の送信バッファフル信号32が入力さ
れることと送信許可フラグ33とに応じて図１１(c) に示
されている送信の開始を示す送信スタートフラグ34を発
生する。この送信スタートフラグ34の発生により送信部
17の全ての構成要素に起動がかけられる。

【００１９】送信マーク発生部23により生成された図１
１(d) に示されている送信開始マーク (以下、 SOMとい
う) 35がセレクタ24に入力されると共に、送信バッファ
メモリ20に与えられたアドレス36に対応する１バイト分
の送信データ列40が図１１(e) に示されているPtoSロー
ド信号37によりPtoSシフトレジスタ21に取り込まれる。
この時点でセレクタ24は、図１１(j) に示されているシ
ーケンスコントロール部19から与えられているセレクタ
コントロール信号38により送信マーク発生部23から出力
されているSOM 35を選択しているため、SOM 35が送信バ
ッファ２を介して共通データ回線４に送出される。SOM
35が共通データ回線４に送出された後、セレクタ24はセ
レクタコントロール信号38により図１２(i) に示されて
いる PWM部22の出力(PWM出力)42 を選択する。この時点
でPtoSシフトレジスタ21に図１１(f) に示されているPt
oSシフトクロック39が入力される。このPtoSシフトクロ
ック39の”Ｈ”レベルの立上りをトリガとしてPtoSシフ
トレジスタ21はシフト動作を行い、取り込んだ１バイト
の送信データ列40の内の最上位の出力ビットデータ(7)
を図１１(g) に示されているタイミングにおいて出力す
る。

【００２０】以下、PtoSシフトレジスタ21はPtoSシフト
クロック39の”Ｈ”レベルの立上りをトリガとしてシフ
ト動作を行うことにより、１バイトの送信データ列40の
第２位の出力ビットデータ(6) 〜最下位の出力ビットデ
ータ(0) までの出力ビットデータを順次シリアルデータ
として出力する。そして、エコーバック比較用レジスタ
31にも同様にPtoSシフトクロック39が入力されているた
め、図１１(h) に示されているタイミングにてエコーバ
ック比較用レジスタ出力41が発生される。

【００２１】一方、 PWM部22に入力されるPtoSシフトレ
ジスタ21のシリアル出力データビットは順次 PWM部22に
よりパルス幅変調されてセレクタ24へ図１１(i) に示さ
れているような PWM出力42として出力される。この際、
セレクタ24は前述したようにPWM出力42を選択している
ため、図１２(k) に示されているセレクタ出力43として
は PWM出力42が送信バッファ２を介して共通データ回線
４に送出され、共通データ回線４上の波形44は図１２
(l) に示されているようになる。

【００２２】次に受信部18の動作について説明する。共
通データ回線４上の波形44は受信バッファ３を介してデ
ジタルフィルタ25に伝えられる。デジタルフィルタ25は
変調されたシリアルデータを図１２(m) に示されている
デジタルフィルタサンプリングクロック45に基づいてフ
ィルタリング処理した図１２(n) に示されているような
デジタルフィルタ出力46を出力してPWDM部26に入力す
る。この際、図１２(n)に示されているように、フィル
タリング処理に時間t1を要するため、デジタルフィルタ
出力46は共通データ回線４上の波形44に対して時間t1だ
け遅延する。

【００２３】そして図１２(o) に示されているPWDMサン
プリングクロック47の”Ｈ”レベルパルスに基づいてPW
DM部26はデジタルフィルタ出力46をパルス幅復調した復
調シリアルデータとして図１２(p) に示されているPWDM
出力48をStoPシフトレジスタ27に出力する。この図１２
(p) に示されている復調処理に要する時間t2が、デジタ
ルフィルタ出力46の出力タイミングに対する復調シリア
ルデータであるPWDM出力48の出力タイミングの遅延時間
となる。

【００２４】次にStoPシフトレジスタ27に図１２(s) に
示されているシフトクロック49が与えられることによ
り、StoPシフトレジスタ27に順次パルス幅復調されたデ
ータが取り込まれる。StoPシフトレジスタ27に８ビット
のデータが取り込まれた時点で受信バッファ書込みゲー
ト (図１０には示されていない) を開くパルス50が与え
られ、受信バッファアドレス51に応じて１バイト分の並
列データが受信バッファメモリ28に書込まれる。以下、
同様な動作により受信データ列は順次、受信バッファメ
モリ28に格納される。

【００２５】一方、エコーバック比較検出部30におい
て、図１１(h) に示すようにエコーバック比較用レジス
タ出力41とPWDM出力48とが図１２(q) に示されているエ
コーバック比較クロック52に基づいて比較される。その
結果、不一致の場合には”Ｈ”が、一致した場合には”
Ｌ”がそれぞれエコーバック比較検出部30からシーケン
スコントロール部19に図１２(r) に示されているエコー
バック比較検出データ53として出力される。このエコー
バック比較検出データ53を受け取ったシーケンスコント
ロール部19は、”Ｈ”の信号を受けた場合には送信をス
トップすることを意味する図１２(t) に示されている送
信ストップ信号54を出力する。この送信ストップ信号54
がシーケンスコントロール部19から出力された時点で送
信部17に図示されていないリセット信号が入力され、送
信動作が終了する。

【００２６】

【発明が解決しようとする課題】上述のようなエコーバ
ック比較機能を有する従来の通信制御装置では、送信部
17から送信されたシリアルデータが受信部18によって受
信されるまでのデジタルフィルタ25の遅延時間t1又はPW
DM部26によるパルス幅復調に要する遅延時間t2によりエ
コーバックの精度が左右される。換言すれば、共通デー
タ回線４に接続されている負荷抵抗又は負荷容量に遅延
の許容範囲が狭くなるという問題があった。

【００２７】また、エコーバック比較の本質は自己の送
信データに対して受信データが一致しているか否かを判
定することにあるため、自己の送信部17の故障により出
力データに異常が発生していた場合でも送信データと受
信データとが一致してさえいれば異常を検出することが
出来ず、そのまま送信が継続される。このため、共通デ
ータ回線４への異常波形の送出が続いて通信システム全
体に悪影響を与えてしまう等の問題があった。

【００２８】本発明は以上のような問題を解決するため
になされたものであり、エコーバック比較の精度を向上
させることにより、共通データ回線の遅延許容範囲を緩
和して共通データ回線への異常波形の送出の防止を目的
とした通信制御装置の提供を目的とする。

【００２９】

【課題を解決するための手段】本発明に係る通信制御装
置は、送信許可区間内において他の通信装置からデータ
回線へ通信データの送信が開始されたことを回線状態検
出部により検出した場合にそれに追従して自身からの通
信データの送信を開始すると共に、データ回線上の通信
データを取り込んで自身から送信した通信データと比較
することにより自身からの通信データの異常またはデー
タ回線上で発生している異常状態を検出するエコーバッ
ク比較手段を有し、更に自身から送信される通信データ
の開始を表すデータのビット幅を短縮する手段を備えて
いる。

【００３０】また本発明の通信制御装置は、上述の所謂
エコーバック比較を行う手段と、通信データを送信する
際にパルス幅変調する手段と、受信したパルス幅変調さ
れたデータを通信データに復元するためにパルス幅復調
する第１のパルス幅復調手段と、エコーバック比較を行
う手段用にパルス幅復調する第２のパルス幅復調手段と
をそれぞれ備えている。

【００３１】更に本発明の通信制御装置は、エコーバッ
ク比較用のパルス幅復調手段が、１ビットパターン当た
り３区間に区分されたデータの内の先頭側の２区間のみ
でパルス幅復調するように構成されている。

【００３２】また更に本発明の通信制御装置は、上述の
エコーバック比較手段の他に、自身からデータ回線へ送
出すべき通信データをデータ回線への送出前に異常の有
無を検出する送信データ異常検出手段と、この送信デー
タ異常検出手段または前述のエコーバック比較手段が異
常検出を行った場合に通信データの送出を停止する手段
とを備えている。

【００３３】

【作用】本発明における通信制御装置では、他の通信装
置からデータ回線に送信されている通信データに追従し
て自身が通信データを送信する場合に生ずる位相差が解
消され、この位相差が解消されたデータ回線上の信号が
エコーバックデータとしてエコーバック比較が行われる
ので、エコーバック比較精度が向上する。

【００３４】また、エコーバック比較手段専用のPWDM部
を備えているので、エコーバック比較手段はエコーバッ
クデータの入力があれば直ちにエコーバック比較を行
う。

【００３５】更に、エコーバック比較用PWDM部にてパル
ス幅復調されるシリアルデータはサンプリングクロック
２クロックにて変換する機能を有することにより、エコ
ーバック比較タイミングが早くなる。つまりエコーバッ
ク比較結果による送信ストップタイミングが早くなり、
共通データ回線に対し自ノードの送信出力を早く止める
ことができる。

【００３６】また更に、送信データ異常検出部により自
身から送出されるビットパターンの異常の有無がデータ
回線へ送出される前に検出され、異常が発生している場
合は自身からの送信を停止する。

【００３７】

【実施例】以下、本発明をその実施例を示す図面に基づ
いて詳述する。

【００３８】図１は本発明の通信制御装置の要部、即ち
送信及び受信を行う部分、より具体的には、共通データ
回線４に対してインタフェイスを司る部分の構成を示す
ブロック図である。以下、この図１を参照して、まず本
発明の通信制御装置の構成について説明する。

【００３９】図１のブロック図に示されているように、
本発明の通信制御装置１の要部は参照符号17にて示され
ている送信部と、同18にて示されている受信部と、その
他にシーケンスコントロール部19, 回線状態検出部29,
エコーバック比較検出部30,エコーバック比較用PWDM部6
1等とで構成されている。

【００４０】送信部17は送信バッファメモリ20, PtoS(P
arallel to Serial)シフトレジスタ21, PWM(Pulse Wid
th Modulation)部22, 送信マーク発生部23, セレクタ24
及び送信バッファ２等にて構成されている。送信バッフ
ァメモリ20には送信すべきデータが格納される。この送
信バッファメモリ20に並列データとして格納されている
データ列はPtoSシフトレジスタ21により直列データに変
換される。PtoSシフトレジスタ21により変換された直列
データは PWM部22によりパルス幅変調される。送信マー
ク発生部23は前述の SOMを発生する。この送信マーク発
生部23により発生された SOMのパターンと PWM部22によ
り変調されたビットパターンとはいずれかがセレクタ24
により選択され、送信バッファ２から共通データ回線４
へ出力される。

【００４１】また受信部18は受信バッファ３, デジタル
フィルタ25, PWDM(Pulse Width DeModulation)部26, St
oP(Serial to Parallel)シフトレジスタ27, 受信バッフ
ァメモリ28等にて構成されている。共通データ回線４上
の通信データは受信バッファ３を介して接続されている
デジタルフィルタ25によりノイズ成分が取除かれ、PWDM
部26でパルス幅復調される。PWDM部26によりパルス幅復
調されたデータは直列データであるのでStoPシフトレジ
スタ27により並列データに変換されて受信バッファメモ
リ28に書き込まれる。

【００４２】また、送信部17及び受信部18の外部には、
シーケンスコントロール部19, 回線状態検出部29, エコ
ーバック比較検出部30, 送信データ異常検出部58, エコ
ーバック比較用PWDM部61等が備えられている。

【００４３】送信データ異常検出部58は、送信バッファ
２の出力に接続されていて送信ビットパターンが正常で
あるか否かを判定する機能を有しており、その検出出力
はシーケンスコントロール部19に入力されている。ま
た、回線状態検出部29は受信データの状態を監視するた
めに備えられており、デジタルフィルタ25の出力に接続
されている。この回線状態検出部29の検出データは送信
マーク発生部23とシーケンスコントロール部29とに与え
られている。更に、エコーバック比較検出部30にはエコ
ーバック比較用PWDM部61の出力とPtoSシフトレジスタ21
の出力とが接続されており、比較出力はシーケンスコン
トロール部19に接続されている。

【００４４】次に上述の図１のブロック図に示されてい
るようにその要部が構成されている本発明の通信制御装
置の動作について、図２及び図３の送信部17，受信部18
及びエコーバック比較検出部30，送信データ異常検出部
58，シーケンスコントロール部19の動作状態を示すタイ
ミングチャートを参照して説明する。

【００４５】まず、送信バッファメモリ20に送信すべき
データが書き込まれた時点で図２(a) に示されている送
信バッファフル信号32が”Ｈ”レベルに立上ってシーケ
ンスコントロール部19に入力される。また、回線状態検
出部29により検出されている共通データ回線４の状態が
前述の図５に示されている IMSと一致した場合に図２
(b) に示すように送信許可フラグ33が発せられる。

【００４６】ここで以下の動作説明をするに先立って、
図６に示されている回線状態検出部29の動作説明のため
のタイミングチャートを参照して回線状態検出部29の動
作について説明する。

【００４７】図６(a) は共通データ回線４上の波形44を
示しており、送信開始マークであるSOM 11から始まって
通信データ14, メッセージの終了を示すEOM 12, 次デー
タの送信許可を示すIMS 13にて構成される送信メッセー
ジフレーム63がある通信制御装置から共通データ回線４
へ送出されたとする。この際、送信メッセージフレーム
63を送出した通信制御装置の受信部18内の図６(b) に示
されているデジタルフィルタ25の出力46はフィルタリン
グ処理に要した時間t1だけ遅延して出力され、回線状態
検出部29に入力される。このデジタルフィルタ25の出力
46を受け入れた回線状態検出部29は図６(c) に示されて
いる SOMエッジ検出を行い、図６(d) に示されている S
OM検出フラグ, 図６(e) に示されている EOM検出 (メッ
セージ終了) フラグ, 図６(f) に示されている送信許可
フラグ33(IMS検出フラグ) をそれぞれ発生する。なお、
図６(e) に示されている EOM検出フラグの発生時点から
図６(f) に示されている送信許可フラグ33の発生時点ま
での区間が送信許可区間である。

【００４８】以下、図２及び図３に基づいて動作説明を
続ける。シーケンスコントロール部19は上述の送信バッ
ファフル信号32が入力されることと送信許可フラグ33と
に応じて図２(c) に示されている送信の開始を示す送信
スタートフラグ34を発生する。この送信スタートフラグ
34の発生により送信部17の全ての構成要素及び送信デー
タ異常検出部58に起動がかけられる。

【００４９】送信マーク発生部23により生成された図２
(d) に示されている送信開始マーク(以下、 SOMとい
う）35がセレクタ24に入力されると共に、送信バッファ
メモリ20に与えられたアドレス36に対応する１バイト分
の送信データ列40が図２(e) に示されているPtoSロード
信号37によりPtoSシフトレジスタ21に取り込まれる。こ
の時点でセレクタ24は、図２(i) に示されているシーケ
ンスコントロール部19から与えられるセレクタコントロ
ール信号38により送信マーク発生部23から出力されてい
るSOM 35を選択しているため、SOM 35が送信バッファ２
を介して共通データ回線４に送出される。SOM 35が共通
データ回線に送出された後、即ち図６(d)に示されてい
る SOM検出フラグが確認された時点にて、セレクタ24は
セレクタコントロール信号38により図２(h) に示されて
いる PWM部22の出力(PWM出力)42 を選択する。この時点
でPtoSシフトレジスタ21に図２(f) に示されているPtoS
シフトクロック39が入力される。このクロック39の”
Ｈ”レベルの立上りをトリガとしてPtoSシフトレジスタ
21はシフト動作を行い、取り込んだ１バイトの送信デー
タ列40の内の最上位の出力ビットデータ(7) を図２(g)
に示されているタイミングにおいて出力する。

【００５０】以下、PtoSシフトレジスタ21は、PtoSシフ
トクロック39の”Ｈ”レベルの立上りをトリガとしてシ
フト動作を行うことにより、１バイトの送信データ列40
の第２位の出力ビットデータ(6) 〜最下位の出力ビット
データ(0) までの出力ビットデータを順次シリアルデー
タとしてシリアル出力する。

【００５１】一方、 PWM部22に入力される上記PtoSシフ
トレジスタ21のシリアル出力データビットは順次 PWM部
22によりパルス幅変調されてセレクタ24へ図２(h) に示
されている PWM出力42として出力される。この際、セレ
クタ24は前述したように PWM出力42を選択しているた
め、図２(j) に示されているセレクタ出力43としては P
WM出力42が送信バッファ２を介して共通データ回線４に
送出され、共通データ回線４上の波形44は図３(k) に示
されているようになる。

【００５２】次に図９に示されている送信データ異常検
出部58の動作説明のためのタイミングチャートを参照し
て送信データ異常検出部58の動作について説明する。

【００５３】送信データ異常検出部58には図９(a) に示
されている送信データ64である送信バッファ２の出力が
入力されており、図９(b) に示されているように送信デ
ータ異常検出部58はサンプリングクロックである送信デ
ータ異常検出クロック59に基づいて送信バッファ２から
の出力ビットパターンの異常を検出する。

【００５４】更に詳しく説明すると、送信データ異常検
出部58は、図２(b) に示されている送信データ異常検出
クロック59の最初の６クロックの期間において SOMマー
クが図５に示されている正規のパターンであるか否かを
判定し、送信データ異常検出クロック59の次の３クロッ
クの期間において送信データ列の最上位ビットデータ
(7) のビットパターンが前述の図５に示されている正規
のパターンであるか否かを判定する。

【００５５】以下、同様の動作を行うことにより、送信
データ異常検出部58は送信データ列のビットパターンを
順次判定する。図９に示されているように、判定の結果
が異常ビットパターンデータであった場合は、送信デー
タ異常検出部58は検出データとして図９(c) に示されて
いるタイミングにおいて”Ｈ”レベルの信号を送信デー
タ異常検出フラグ60としてシーケンスコントロール部19
へ出力する。この送信データ異常検出フラグ60を受け取
ったシーケンスコントロール部19は図９(d) に示されて
いるタイミングにおいて送信ストップ信号54を発生して
送信動作を終了する。

【００５６】なお、図３(t) にも送信データ異常検出ク
ロック59が、図３(u) には送信データ異常検出フラグ60
が、図３(v) には送信ストップ信号54がそれぞれ示され
ているが、図２，図３及び図９に示されているのは、図
２(g) に示されている１バイトの送信データ列40の第２
位の出力ビットデータ(6) のビットパターンが異常であ
った場合に送信ストップ信号54が発生した例である。こ
のような場合、共通データ回線４上の波形44は図９(e)
に示されているようになる。

【００５７】次に受信部18の動作について説明する。共
通データ回線４上の波形44は受信バッファ３を介してデ
ジタルフィルタ25に伝えられる。デジタルフィルタ25は
変調されたシリアルデータを図３(l) に示されているデ
ジタルフィルタサンプリングクロック45に基づいてフィ
ルタリング処理した図３(m) に示されているようなデジ
タルフィルタ出力46を出力してPWDM部26に入力する。こ
の際、図３(m) に示されているように、フィルタリング
処理に時間t1を要するため、デジタルフィルタ出力46は
共通データ回線４上の波形44に対して時間t1だけ遅延す
る。

【００５８】そして図３(n) に示されているPWDMサンプ
リングクロック47の”Ｈ”レベルパルスに基づいてPWDM
部26はデジタルフィルタ出力46をパルス幅復調して復調
シリアルデータとして図３(o) に示されているPWDM出力
48をStoPシフトレジスタ27に出力する。この図３(o) に
示されている復調処理に要する時間t2が、デジタルフィ
ルタ出力46の出力タイミングに対する復調シリアルデー
タであるPWDM出力48の出力タイミングの遅延時間とな
る。

【００５９】次にStoPシフトレジスタ27に図３(s) に示
されているシフトクロック49が与えられることにより、
StoPシフトレジスタ27に順次パルス幅復調されたデータ
が取り込まれる。StoPシフトレジスタ27に８ビットのデ
ータが取り込まれた時点で受信バッファ書込みゲート
(図１には示されていない) を開くパルス50が与えら
れ、受信バッファアドレス51に応じて１バイト分の並列
データが受信バッファメモリ28に書込まれる。以下、同
様な動作により受信データ列は順次、受信バッファメモ
リ28に格納される。

【００６０】一方、エコーバック比較用パルス幅復調を
行うエコーバック比較用PWDM部61にはデジタルフィルタ
25の出力46が入力される。このエコーバック比較用PWDM
部61はPWDMサンプリングクロック47に基づいてデータを
復調する。

【００６１】ここで図１３に示されているPWDM部26とエ
コーバック比較用PWDM部61との動作説明のためのタイミ
ングチャートを参照して、エコーバック比較用PWDM部61
と受信データを復調するPWDM部26との相違及び動作につ
いて説明する。

【００６２】図１３(a) に示されているデジタルフィル
タ出力46は図１３(d) に示されているPWDMサンプリング
クロック47に基づいて復調される。PWDM部26は１ビット
区間に相当するPWDMサンプリングクロック47の３クロッ
クにて図１３(b) に示されているように復調出力48を得
る。詳しく説明するならば、図１３(a) に示されている
デジタルフィルタ出力46がビット”０”である場合、図
１３(d) に示されているPWDMサンプリングクロック47の
１クロック目 (第１time) が”Ｈ”, ２クロック目 (第
２time) が”Ｈ”, ３クロック目 (第３time) が”Ｌ”
であり、この第３timeの時点でPWDM部26は図１３(b) に
示されているようにビット”０”であることを検出す
る。この復調に要する時間t2がPWDM部26の共通データ回
線４上の波形44に対する遅延時間となる。

【００６３】一方、エコーバック比較用PWDM部61は図１
３(d) に示されているPWDMサンプリングクロック47の２
クロックにて図１３(c) に示されているように復調出力
62を得る。詳しく説明するならば、図１３(a) に示され
ているデジタルフィルタ出力46がビット”０”である場
合、図１３(d) に示されているPWDMサンプリングクロッ
ク47の１クロック目 (第１time) が”Ｈ”, ２クロック
目 (第２time) が”Ｈ”であることを判定した時点でエ
コーバック比較用PWDM部61の復調出力は図１３(c) に示
されているようにビット”０”であることを検出して”
Ｌ”を出力する。図１３(a) に示されているデジタルフ
ィルタ出力46がビット”１”である場合には、１クロッ
ク目 (第１time) が”Ｈ”, ２クロック目 (第２time)
が”Ｌ”であることを判定した時点でビット”１”であ
ることを検出して図１３(c) に示されているように”
Ｈ”を出力する。

【００６４】エコーバック比較用PWDM部61はこのように
動作するため、復調に要する時間は図１３(d) に示され
ているt3で済み、PWDM部26によるPWDM復調に比して１ti
me分の時間だけ短くなる。

【００６５】図２及び図３にもどりエコーバック比較動
作について説明を続ける。エコーバック比較検出部30
は、図２(g) に示されているPtoSシフトレジスタ最上位
出力データ40と、図３(p) に示されているエコーバック
用PWDM出力62とを図３(q) に示されているエコーバック
比較クロック52のタイミングに基づいて比較する。この
比較結果が一致しなかった場合は”Ｈ”レベルの信号
が、一致した場合は”Ｌ”レベルの信号、即ちエコーバ
ック比較検出データ53が図３(r) に示されているタイミ
ングにおいてエコーバック比較検出部30からシーケンス
コントロール部19へ出力される。上述のエコーバック比
較結果が一致しなかった場合の”Ｈ”レベルの信号を受
け取ったシーケンスコントロール部19は、図３(v) に示
されているタイミングにおいて送信ストップ信号54を出
力し、送信動作が終了する。

【００６６】ここで、エコーバック比較用PWDM部61によ
る判定に要する遅延時間はt3となっており、送信ストッ
プ信号54は送信部17から送出されるビット内の区間で発
生されるため、共通データ回線４に対して送信出力ビッ
トパターンの”Ｌ”の区間において常に発生することに
なる。

【００６７】図２及び図３を参照して説明した送信スタ
ートのタイミングは、送信許可フラグ33によりシーケン
スコントロール部19が送信スタートフラグ34をトリガと
して発生する例を示したが、他の方法を採ることも可能
である。図７は送信スタートフラグ34の発生に関する他
の例のタイミングチャートであり、以下この図７のタイ
ミングチャートを参照して説明する。

【００６８】図７(a) に示されているように、まずメッ
セージ終了検出フラグEOM 57が回線状態検出部29にて検
出されてシーケンスコントロール部19へ出力される。こ
の時点から送信許可区間が始まる。この時点で既に図７
(b) に示されているように、送信バッファフル信号32が
発せられている場合は次にくるべきIMS 33を待つ状態に
なる。しかし、この送信許可区間内で、図７(c) に示さ
れているように、他ノードからの出力が共通データ回線
４へ送出された場合は図７(d) に示されている共通デー
タ回線４上の波形44は受信バッファ３を介してデジタル
フィルタ25に入力され、図７(e) に示されているデジタ
ルフィルタ出力46が回線状態検出部29に入力される。回
線状態検出部29において図７(f) に示されている SOMエ
ッジ検出が行われ、その出力が信号33としてシーケンス
コントロール部19に入力される。この時点において、シ
ーケンスコントロール部19は図７(g) に示されているよ
うに直ちに送信スタートフラグ34を出力するので、送信
部17に起動がかけられ、図７(c) に示されている他ノー
ドからの信号出力に追従して図７(h) に示されているよ
うに送信データ64の出力が開始される。この場合は、図
７(h) に示されているように、デジタルフィルタ25のフ
ィルタリング処理に要する時間t1の分だけ共通データ回
線４上の波形44に対して位相が遅れたデータが送出され
ることになる。

【００６９】次に図７に示されている送信マーク発生部
23の動作状態を説明するためのタイミングチャートを参
照して、送信マーク発生部23の動作について詳細に説明
する。

【００７０】図２及び図３にて説明した場合の送信マー
クSOM 35は図５に示されているビットパターンに従って
送信マーク発生部23が発生するが、先に説明したよう
に、他ノードに追従して送信を開始する場合の送信マー
ク発生部23の動作は図８のタイミングチャートに示され
ているようになる。

【００７１】図８(a) に示されている EOM検出の終了
後、送信許可区間において図８(b) に示されている他ノ
ードの送信出力が図８(c) に示されているように共通デ
ータ回線４上の波形44として現れた場合、図８(d) に示
されている受信部18内のデジタルフィルタ25の出力46は
フィルタリング処理に要する時間t1だけ遅れて出力され
る。このデジタルフィルタ出力46を受け取って回線状態
検出部29は図８(e) に示されている SOMエッジ検出を行
い、その出力、即ち SOMエッジ検出信号は送信許可フラ
グ33としてシーケンスコントロール部19及び送信マーク
発生部23に入力される。シーケンスコントロール部19で
は図８(f) に示されているように送信スタートフラグ34
を前述した動作により発生して送信部17に起動をかけ
る。また、送信マーク発生部23内では SOMエッジ検出信
号により図８(h) に示す如く、追従スタート検出フラグ
71が検出される。この追従スタート検出フラグ71は例え
ば、図１４に示されているような構成の回路にて検出す
ることが可能である。

【００７２】図１４に示されている追従スタート検出フ
ラグ71を検出するための回路は、 S-Rフリップフロップ
200 と３入力の ANDゲート201 とで構成されている。 S
-Rフリップフロップ200 はそのセット端子Ｓにメッセー
ジ終了検出フラグEOM 57が、リセット端子Ｒに送信許可
フラグ33がそれぞれ入力されており、出力端子Ｑからの
出力信号が ANDゲート201 に与えられている。 ANDゲー
ト201 の他の２入力は送信バッファフル信号32と SOMエ
ッジ検出信号55である。そして、この ANDゲート201 の
出力信号が追従スタート検出フラグ71になる。

【００７３】このように追従スタート検出フラグ71が検
出された場合、送信マーク発生部２３は送信開始マーク
ＳＯＭ ３５の”Ｈ”の区間を図８(k) に示されている
ように、図８(j) に示されている通常の場合に比して時
間t1だけ短くなるように調整する。この調整により、図
８(g) に示されている送信データ64は他ノードからの出
力との位相差なしに出力される。

【００７４】上述の送信開始マークSOM 35の”Ｈ”の区
間を時間t1だけ短く調整する送信マーク発生部23の構成
及びその動作について以下に説明する。

【００７５】図１５は送信マーク発生部23の構成を示す
ブロック図である。図１５において、参照符号90は２入
力の NORゲートであり、送信スタートフラグ34と追従ス
タート検出フラグ71とが入力されている。なお、送信ス
タートフラグ34はインバータ91を介してカウンタ86を構
成する６個のT-フリップフロップ861 〜866 の内の第
１, 第２段のT-フリップフロップ861, 862のリセット端
子Ｒにも入力されている。また追従スタート検出フラグ
71はインバータ92を介してカウンタ86の第１, 第２段の
T-フリップフロップ861, 862のセット端子Ｓにも入力さ
れている。

【００７６】カウンタ86の第３〜第６段のT-フリップフ
ロップ863 〜866 のリセット端子Ｒには NORゲート90の
出力信号がそれぞれ入力されている。T-フリップフロッ
プ861 〜865 の出力端子Ｑからの出力信号及びT-フリッ
プフロップ866 の出力端子Qcからの出力信号 (出力端子
Ｑからの出力信号の反転信号) は ANDゲート96に、T-フ
リップフロップ861 〜864 及びT-フリップフロップ865,
866の出力端子Qcからの出力信号は ANDゲート97にそれ
ぞれ入力されている。一方、第１段のT-フリップフロッ
プ861 の入力端子Ｔには後述する ANDゲート94の出力信
号であるカウンタクロック87が入力されており、このT-
フリップフロップ861 の出力端子Qcからの出力信号が第
２段のT-フリップフロップ862 の入力端子Ｔに入力され
ている。以下、第２, 第３, 第４, 第５段のT-フリップ
フロップ862 〜865 の出力端子Qcからの出力信号がそれ
ぞれ次段のT-フリップフロップ863 〜866 の入力端子Ｔ
に入力され、第６段のT-フリップフロップ866 の出力端
子Qcからの出力信号が前述の如く ANDゲート96に入力さ
れている。

【００７７】上述の ANDゲート94は２入力であり、一方
の入力端子にはクロック80が、他方の入力端子には S-R
フリップフロップ84の出力端子Ｑからの出力信号がそれ
ぞれ入力されている。この S-Rフリップフロップ84のセ
ット端子Ｓには前述の NORゲート90の出力信号が、リセ
ット端子ＲにはORゲート93の出力信号がそれぞれ入力さ
れている。ORゲート93は２入力であり、その一方の入力
端子には初期リセットパルス83が、他方の入力端子には
後述する第２送信マーク制御信号82がそれぞれ入力され
ている。そして前述の如く、 ANDゲート94の出力信号が
カウンタクロック87としてカウンタ86に与えられてい
る。

【００７８】ANDゲート96の出力信号はD-フリップフロ
ップ99の入力端子Ｄに入力されており、このD-フリップ
フロップ99の出力端子Ｑからの出力信号はD-フリップフ
ロップ101 の入力端子Ｄに、出力端子Qcからの出力信号
は２入力が共に負論理であるANDゲート103 の一方の入
力端子にそれぞれ入力されている。またD-フリップフロ
ップ101 の出力端子Ｑからの出力信号は上述の ANDゲー
ト103 の他方の入力端子に入力されている。一方、 AND
ゲート97の出力信号はD-フリップフロップ98の入力端子
Ｄに入力されており、このD-フリップフロップ98の出力
端子Ｑからの出力信号はD-フリップフロップ100 の入力
端子Ｄに、出力端子Qcからの出力信号は２入力が共に負
論理である ANDゲート102 の一方の入力端子にそれぞれ
入力されている。またD-フリップフロップ100 の出力端
子Ｑからの出力信号は上述の ANDゲート102 の他方の入
力端子に入力されている。なお、各D-フリップフロップ
98, 99, 100, 101の入力端子Ｔにはクロック80がインバ
ータ95により反転されて入力されている。

【００７９】ANDゲート102 の出力信号は第２送信マー
ク制御信号82として前述のようにORゲート93に入力され
ており、 ANDゲート103 の出力信号は第１送信マーク制
御信号81として２入力の NORゲート104 の一方の入力端
子に入力されている。この NORゲート104 の他方の入力
端子には初期リセットパルス83が入力されており、その
出力信号は S-Rフリップフロップ85のリセット端子Ｒに
入力されている。このS-Rフリップフロップ85のセット
端子Ｓには NORゲート90の出力信号が入力されており、
出力端子Ｑからの出力信号は送信開始マークSOM 35にな
っている。

【００８０】このように構成された送信マーク発生部23
の基本的な動作は以下の如くである。即ち、送信マーク
発生部23には外部から送信スタートフラグ34, 追従スタ
ート検出フラグ71, クロック80及び初期リセットパルス
83が入力され、送信開始マークSOM 35を出力する。ここ
に示されている実施例では、通常の送信スタートフラグ
34により送信を開始する場合には、送信開始マークSOM
35はクロック80に対して31クロックの期間ハイレベル”
Ｈ”を維持し、その後の17クロックの期間ローレベル”
Ｌ”を維持する。また追従スタート検出フラグ71により
送信を開始する場合には、送信開始マークSOM 35はクロ
ック80に対して28クロックの期間ハイレベル”Ｈ”を維
持し、その後の17クロックの期間ローレベル”Ｌ”を維
持する。即ち、この場合には時間t1を３クロックとして
調整する。

【００８１】以下に送信マーク発生部23の動作につい
て、図１６のタイミングチャートを参照して具体的に説
明する。まず、通常の送信スタートフラグ34により送信
が開始される場合について説明する。

【００８２】図１６(b) に示されているように送信マー
ク発生部23に送信スタートフラグ34が入力されると、 S
-Rフリップフロップ85がセットされてその出力信号であ
る送信開始マークSOM 35は図１６(e) に示されているよ
うに”Ｈ”に転じる。また同時に、カウンタ86は全ビッ
ト、即ち全T-フリップフロップ861 〜866 がリセットさ
れ、更に S-Rフリップフロップ84の出力端子Ｑからの出
力信号も”Ｈ”に転じる。これにより、カウンタクロッ
ク87がカウンタ86に入力されるので、カウンタ86はカウ
ントを開始する。そして、カウンタ86が図１６(a) に示
されているように31クロックをカウントした時点で図１
６(c) に示されているように”Ｈ”の第１送信マーク制
御信号81が出力される。

【００８３】このように第１送信マーク制御信号81が”
Ｈ”に転じることにより、 S-Rフリップフロップ85がリ
セットされてその出力信号である送信開始マークSOM 35
は図１６(e) に示されているように”Ｌ”に転じる。こ
の後、カウンタ86は引き続いてカウンタクロック87のカ
ウントを継続し、図１６(a) に示されているように48ク
ロックをカウントした時点で図１６(d) に示されている
ように”Ｈ”の第２送信マーク制御信号82が出力され
る。

【００８４】この第２送信マーク制御信号82の出力によ
り S-Rフリップフロップ84がリセットされてその出力端
子Ｑからの出力信号は”Ｌ”に転じるので、カウンタク
ロック87のカウンタ86への供給が停止される。これによ
り送信開始マークSOM 35の送出が終了する。

【００８５】次に追従スタート検出フラグ71により送信
を開始する場合の動作について説明する。

【００８６】図１６(f) に示されているように送信マー
ク発生部23に追従スタート検出フラグ71が入力される
と、 S-Rフリップフロップ85がセットされてその出力信
号である送信開始マークSOM 35は図１６(i) に示されて
いるように”Ｈ”に転じる。また同時に、カウンタ86は
第１及び第２ビット、即ちT-フリップフロップ861, 862
がセットされ、他の４ビット、即ちT-フリップフロップ
863 〜866 はリセットされる。更に S-Rフリップフロッ
プ84の出力端子Ｑからの出力信号も”Ｈ”に転じる。こ
れにより、カウンタクロック87がカウンタ86に入力され
るので、カウンタ86はカウントを開始する。そして、カ
ウンタ86が図１６(a) に示されているように28クロック
をカウントした時点で図１６(g) に示されているよう
に”Ｈ”の第１送信マーク制御信号81が出力される。

【００８７】このように第１送信マーク制御信号81が”
Ｈ”に転じることにより、 S-Rフリップフロップ85がリ
セットされてその出力信号である送信開始マークSOM 35
は図１６(i) に示されているように”Ｌ”に転じる。こ
の後、カウンタ86は引き続いてカウンタクロック87のカ
ウントを継続し、図１６(a) に示されているように45ク
ロックをカウントした時点で図１６(h) に示されている
ように”Ｈ”の第２送信マーク制御信号82が出力され
る。

【００８８】この第２送信マーク制御信号82の出力によ
り S-Rフリップフロップ84がリセットされてその出力端
子Ｑからの出力信号は”Ｌ”に転じるので、カウンタク
ロック87のカウンタ86への供給が停止される。これによ
り送信開始マークSOM 35の送出が終了する。

【００８９】上述のように送信マーク発生部23では、カ
ウンタ86の初期値の設定により時間t1を任意に変更する
ことが可能である。本実施例では時間t1を３クロックに
設定しているが、他のクロック数に設定してもよいこと
は勿論である。

【００９０】なお上記実施例では、エコーバック比較用
PWDM部61とPWDM部26とを個別に設けた構成としたが、エ
コーバック比較用PWDM61の出力62をStoPシフトレジスタ
27に入力して復調受信データとする構成も可能である。

【００９１】また、エコーバック比較検出部30を送信バ
ッファ２の出力とデジタルフィルタ25の出力とを比較す
る位置に設け、１timeづつの比較を行う構成とすること
も可能であり、このような構成を採った場合にも他の検
出部の必要性が損なわれることはない。

【００９２】以上に説明したように、本発明の通信制御
装置によれば、回線状態検出部29により検出された送信
許可区間内の他ノードの SOMエッジ検出信号55を、送信
マーク発生部23に与えると共に、送信マーク発生部23が
SOMエッジ検出信号55により自ノードの SOM波形の調整
を行う機能を有しているので、先に送出が開始された他
ノードの出力データの位相と自身からの出力データの位
相とを合わせることが可能となる。

【００９３】図８及び図１７を参照して更に説明する
と、図１７は SOMの調整機能を有していない場合の例で
あり、図１７(b) に示されている他ノードからの送信デ
ータ出力と図１７(g) に示されている自ノードからの送
信データ64とは、図１７(b) に示されているようにデジ
タルフィルタ25のフィルタリング処理時間t1の位相差を
保ちつつ共通データ回線４にそれぞれ出力される。この
場合、共通データ回線４上の波形は図１７(c) に示され
ているようになる。

【００９４】一方、受信側のノードでは共通データ回線
４上の波形44に対して受信処理を行って、図１７(h) に
示されているPWDMサンプリングクロック47に基づくサン
プリングによりパルス幅復調を行う。この際、図１７
(d) に示されているデジタルフィルタ出力46に対するPW
DMサンプリングクロック47の許容範囲は時間t4であり、
換言すれば共通データ回線４に接続している負荷抵抗,
負荷容量による遅延の容量は時間t4であると言える。一
方、図８に示されている SOMの調整機能を有する本発明
の通信制御装置の場合、図８(d) に示されている時間t5
が共通データ回線４に許される遅延許容範囲となるので
エコーバック比較精度が向上すると共に、共通データ回
線の遅延の影響を受け難くなる。

【００９５】また、受信部18中のパルス幅変調されたシ
リアル受信データをパルス幅復調するPWDM部を、通常の
受信データ変換用のPWDM部26に加えてエコーバック比較
検出部30専用のエコーバック比較用PWDM部61をも備えて
いる。更にこのエコーバック比較用PWDM部61は、サンプ
リングクロックの第１，第２timeを用いてパルス幅復調
する機能を有しているので、エコーバック比較結果を迅
速に検出することが可能となる。そして、エコーバック
比較結果が一致しなかった場合の共通データ回線４への
送信を停止させる処理も迅速に行えるようになる。従っ
て、共通データ回線４に無意味な信号を送出することを
防止できる。

【００９６】一方、送信データ異常検出部58を設けるこ
とにより、自ノードから送信されるビットパターンに異
常が発生しているか否かを監視し、異常が発生した場合
には自ノードからの送信を停止出来るので、共通データ
回線４に対して異常データの送出を防止することが可能
になる。

【００９７】

【発明の効果】以上に詳述したように本発明によれば、
先に送出が開始された他ノードの出力データの位相と自
身からの出力データの位相とを合わせることが可能とな
る。このため、両者のデータの位相差が共通データ回線
に許される遅延許容範囲となるのでエコーバック比較精
度が向上すると共に、共通データ回線の遅延の影響を受
けにくくなる効果がある。

【００９８】また、シリアル受信データをパルス幅復調
するPWDM部を、本来の受信データ変換用の他に、エコー
バック比較用も備え、更にエコーバック比較用のPWDM部
は、サンプリングクロックの第１，第２timeを用いてパ
ルス幅復調する機能を有しているので、エコーバック比
較結果を迅速に検出することが可能となる。従って、エ
コーバック比較結果が一致しなかった場合に共通データ
回線への送信を停止させる処理も迅速に行え、共通デー
タ回線に無意味な信号を送出することを防止できる。

【００９９】更に、送信データ異常検出部を設けること
により、自身から送信されるビットパターンに異常が発
生しているか否かをデータ回線への送出以前に検出する
ことが可能になる。そして、異常が検出された場合には
自身からの送信を停止出来るので、共通データ回線への
異常データの送出を防止することが可能になる。

【図面の簡単な説明】

【図１】本発明の通信制御装置の要部の構成を示すブロ
ック図である。

【図２】本発明の通信制御装置の送信部，受信部及びエ
コーバック比較検出部，送信データ異常検出部，シーケ
ンスコントロール部の動作状態を示すタイミングチャー
トである。

【図３】本発明の通信制御装置の送信部，受信部及びエ
コーバック比較検出部，送信データ異常検出部，シーケ
ンスコントロール部の動作状態を示すタイミングチャー
トである。

【図４】共通データ回線に対して複数のノードが接続さ
れた一般的な通信システムの構成例を示す模式図であ
る。

【図５】通信装置において一般的に使用されているパル
ス幅変調(Pulse Width Modulation)されたビットパター
ンの例を示す波形図である。

【図６】本発明の通信制御装置の回線状態検出部の動作
説明のためのタイミングチャートである。

【図７】本発明の通信制御装置において送信スタートフ
ラグの発生に関する他の実施例のタイミングチャートで
ある。

【図８】本発明の通信制御装置において他ノードに追従
して送信を開始する場合の送信マーク発生部の動作説明
のためのタイミングチャートである。

【図９】本発明の通信制御装置の送信データ異常検出部
の動作説明のためのタイミングチャートである。

【図１０】従来の通信制御装置の要部の構成を示すブロ
ック図である。

【図１１】従来の通信制御装置の送信部, 受信部及びエ
コーバック比較検出部, シーケンスコントロール部の動
作説明のためのタイミングチャートである。

【図１２】従来の通信制御装置の送信部, 受信部及びエ
コーバック比較検出部, シーケンスコントロール部の動
作説明のためのタイミングチャートである。

【図１３】従来の通信制御装置のPWDM部とエコーバック
比較用PWDM部との動作説明のためのタイミングチャート
である。

【図１４】本発明の通信制御装置の追従スタート検出フ
ラグを検出するための回路構成を示す回路図である。

【図１５】本発明の通信制御装置の送信マーク発生部の
構成を示すブロック図である。

【図１６】本発明の通信制御装置の送信マーク発生部の
動作説明のためのタイミングチャートである。

【図１７】SOMの調整機能を有していない従来の通信制
御装置の動作状態を示すタイミングチャートである。

【符号の説明】

１ 通信制御装置 ４ 共通データ回線 29 回線状態検出部 19 シーケンスコントロール部 30 エコーバック比較検出部 23 送信マーク発生部 22 PWM部 61 エコーバック比較用PWDM部 58 送信データ異常検出部

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成４年１１月１０日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００４７

【補正方法】変更

【補正内容】

【００４７】図６(a) は共通データ回線４上の波形44を
示しており、送信開始マークであるSOM 11から始まって
通信データ14, メッセージの終了を示すEOM 12, 次デー
タの送信許可を示すIMS 13にて構成される送信メッセー
ジフレーム63がある通信制御装置から共通データ回線４
へ送出されたとする。この際、送信メッセージフレーム
63を送出した通信制御装置の受信部18内の図６(b) に示
されているデジタルフィルタ25の出力46はフィルタリン
グ処理に要した時間t1だけ遅延して出力され、回線状態
検出部29に入力される。このデジタルフィルタ25の出力
46を受け入れた回線状態検出部29は図６(c) に示されて
いる SOMエッジ検出を行い、図６(d) に示されている S
OM検出フラグ, 図６(e) に示されている EOM検出 (メッ
セージ終了) フラグ, 図６(f) に示されている送信許可
フラグ33(IMS検出フラグ) をそれぞれ発生する。なお、
図６(e) に示されている EOM検出フラグの発生時点から
図６(f) に示されている送信許可フラグ33の発生時点ま
での区間が送信許可区間である。また、送信許可区間を
過ぎた後、送信フレームを送出するノードがなかった場
合は、IMS 13検出以降も送信許可区間は継続される。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００６１

【補正方法】変更

【補正内容】

【００６１】ここで図１に示されているPWDM部26とエコ
ーバック比較用PWDM部61との動作説明のための図１３の
タイミングチャートを参照して、エコーバック比較用PW
DM部61と受信データを復調するPWDM部26との相違及び動
作について説明する。

【手続補正３】

【補正対象書類名】図面

【補正対象項目名】図２

【補正方法】変更

【補正内容】

【図２】

【手続補正４】

【補正対象書類名】図面

【補正対象項目名】図１１

【補正方法】変更

【補正内容】

【図１１】

Claims (4)

【特許請求の範囲】
1. 【請求項１】 データ回線に複数が接続されてデータ通
   信システムを構成する通信装置それぞれを制御するため
   に、 前記共通データ回線の状態を常時観測してその状態を検
   出する回線状態検出手段と、 通信装置から通信データの送信要求が発せられた場合
   に、前記回線状態検出手段により検出された情報に基づ
   いて前記データ回線への通信データの送信を許可すべき
   か否かを制御する送信制御手段と、 前記送信制御手段が送信を許可しない場合においても、
   送信許可区間中に他の通信装置が前記データ回線上に通
   信データの送信を開始したことを前記回線状態検出手段
   が検出することにより、前記他の通信装置の通信データ
   に追従して通信データを送信する送信手段と、 前記データ回線に送信した通信データを前記データ回線
   を介して再度受信し、送信した通信データと受信した通
   信データとを比較することにより、自身からの送信デー
   タの異常または前記データ回線上で発生している異常状
   態を検出するエコーバック比較検出手段とを備えた通信
   制御装置において、 前記送信手段により前記他の通信装置の通信データに追
   従して通信データの送信を行う際に、送信データのビッ
   ト幅を短縮する手段を備えたことを特徴とする通信制御
   装置。
2. 【請求項２】 データ回線に複数が接続されてデータ通
   信システムを構成する通信装置それぞれを制御するため
   に、 前記共通データ回線の状態を常時観測してその状態を検
   出する回線状態検出手段と、 通信装置から通信データの送信要求が発せられた場合
   に、前記回線状態検出手段により検出された情報に基づ
   いて前記データ回線への通信データの送信を許可すべき
   か否かを制御する送信制御手段と、 前記送信制御手段が送信を許可しない場合においても、
   送信許可区間中に他の通信装置が前記データ回線上に通
   信データの送信を開始したことを前記回線状態検出手段
   が検出することにより、前記他の通信装置の通信データ
   に追従して通信データを送信する送信手段と、 前記データ回線に送信した通信データを前記データ回線
   を介して再度受信し、送信した通信データと受信した通
   信データとを比較することにより、自身からの送信デー
   タの異常または前記データ回線上で発生している異常状
   態を検出するエコーバック比較検出手段とを備えた通信
   制御装置において、 前記送信手段により前記他の通信装置の通信データに追
   従して通信データの送信を行う際に、送信データのビッ
   ト幅を短縮する手段と、 前記データ回線に送信されるべき通信データのビットパ
   ターンをパルス幅変調するパルス幅変調手段と、 前記データ回線から受信したパルス幅変調されたデータ
   ビットを通信データに復元するための第１のパルス幅復
   調手段と前記データ回線から受信したパルス幅変調され
   たデータビットを通信データに復元して前記エコーバッ
   ク比較検出手段に与える第２のパルス幅復調手段とを備
   えたことを特徴とする通信制御装置。
3. 【請求項３】 請求項１または２の通信制御装置におい
   て、 パルス幅変調手段は、データビットの波形が１ビットを
   ３区間に区切り、第１番目の区間が高電位であり、第２
   番目，第３番目の区間が低電位であるビットパターン
   と、第１番目，第２番目の区間が高電位であり、第３番
   目の区間が低電位であるビットパターンとによりそれぞ
   れデータビットの”１”又は”０”を表現すべくなして
   あり、 前記第２のパルス幅復調手段は、前記データ回線から受
   信したパルス幅変調された波形を、その第１番目と第２
   番目の電位に従ってパルス幅復調すべくなしてあること
   を特徴とする通信制御装置。
4. 【請求項４】 データ回線に複数が接続されてデータ通
   信システムを構成する通信装置それぞれを制御するため
   に、 前記データ回線に送信した通信データを前記データ回線
   を介して再度受信し、送信した通信データと受信した通
   信データとを比較することにより、自身からの送信デー
   タの異常または前記データ回線上で発生している異常状
   態を検出するエコーバック比較検出手段を備えた通信制
   御装置において、 前記データ回線へ送信されるべき通信データが予め定め
   られた通信データのビットパターンに対応しているか否
   かを検出する送信データ異常検出手段と、 前記エコーバック比較検出手段または前記送信データ異
   常検出手段が異常を検出した場合に通信データの送信を
   停止する手段とを備えたことを特徴とする通信制御装
   置。