JPH0324635A - データ比較回路の誤り検出方式 - Google Patents
データ比較回路の誤り検出方式Info
- Publication number
- JPH0324635A JPH0324635A JP1160190A JP16019089A JPH0324635A JP H0324635 A JPH0324635 A JP H0324635A JP 1160190 A JP1160190 A JP 1160190A JP 16019089 A JP16019089 A JP 16019089A JP H0324635 A JPH0324635 A JP H0324635A
- Authority
- JP
- Japan
- Prior art keywords
- register
- output
- data
- circuit
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 24
- 230000001934 delay Effects 0.000 claims description 2
- 230000003111 delayed effect Effects 0.000 abstract description 5
- 239000013256 coordination polymer Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ処理装置の比較回路の誤り検出方式に関
し、特にシフトレジスタを用いた、連続データ検出にお
ける比較回路の誤り検出方式に関する。
し、特にシフトレジスタを用いた、連続データ検出にお
ける比較回路の誤り検出方式に関する。
従来、この種の比較回路の誤り検出のための構或は、第
2図に示すようになっている。各レジスタ51〜53は
それぞれ数ビットの信号線200〜203で直列に接続
され、信号線208からのクロックパルスで順次、デー
タをシフトさせる。前記信号線200にはクct,クパ
ルスの周期内で新しいデータが送られてくるため、これ
らレジスタによりデータは分割されることとなる。連続
して同一内容のデータの有無を検出するため、比較回路
54(正比較器)は前記信号線201と202とを比較
し、同一ならば信号線204に信号を出力する.この比
較回路54の誤りを検出するため、この回路54と並列
に比較回路56(副比較器)が設けられ、これらの2つ
の出力(信号線204および206)の不一致を不一致
検出回路57により検出し、エラー信号(信号線207
)を出力する. 〔発明が解決しようとする課題〕 上述した従来の比較回路の誤り検出方式は正比較器と副
比較器の入力が全く同一であるので、正および副の両方
への入力供給が、障害を起している(例えば、供給線の
断線又は他の信号線との短絡など)と、正および副の両
比較回路は同一結果を出力するため誤り検出回路は誤り
を検出できないという欠点と、正および副の比較回路へ
の入力が全く同一なため誤り検出回路の試験を容易に行
えないという欠点とがあった. 〔課題を解決するための手段〕 本発明のデータ比較回路の誤り検出方式では、前記正比
較器の入力と前記副比較器の入力とを遅延関係にある前
記レジスタにそってずらし、前記正比較器の出力を遅延
させることによってタイミングを合わせ不一致を検出し
ている。
2図に示すようになっている。各レジスタ51〜53は
それぞれ数ビットの信号線200〜203で直列に接続
され、信号線208からのクロックパルスで順次、デー
タをシフトさせる。前記信号線200にはクct,クパ
ルスの周期内で新しいデータが送られてくるため、これ
らレジスタによりデータは分割されることとなる。連続
して同一内容のデータの有無を検出するため、比較回路
54(正比較器)は前記信号線201と202とを比較
し、同一ならば信号線204に信号を出力する.この比
較回路54の誤りを検出するため、この回路54と並列
に比較回路56(副比較器)が設けられ、これらの2つ
の出力(信号線204および206)の不一致を不一致
検出回路57により検出し、エラー信号(信号線207
)を出力する. 〔発明が解決しようとする課題〕 上述した従来の比較回路の誤り検出方式は正比較器と副
比較器の入力が全く同一であるので、正および副の両方
への入力供給が、障害を起している(例えば、供給線の
断線又は他の信号線との短絡など)と、正および副の両
比較回路は同一結果を出力するため誤り検出回路は誤り
を検出できないという欠点と、正および副の比較回路へ
の入力が全く同一なため誤り検出回路の試験を容易に行
えないという欠点とがあった. 〔課題を解決するための手段〕 本発明のデータ比較回路の誤り検出方式では、前記正比
較器の入力と前記副比較器の入力とを遅延関係にある前
記レジスタにそってずらし、前記正比較器の出力を遅延
させることによってタイミングを合わせ不一致を検出し
ている。
次に本発明について図面を参照して説明する.本発明の
一実施例を示す第l図を参照すると、レジスタ1は8ビ
ットからなる1バイトのデータ100がD入力に、シフ
トクロック108がクロック入力CPに入力されている
。太線は8本の入力を代表して1本で記述してあり、前
記レジスタ1は8個のD型フリップフロップから構成さ
れ、クロック入力CPはその8個のD型フリップフロッ
プに共通に供給される.このことはレジスタ2およびレ
ジスタ3にも当てはまる.このレジスタ2においては、
そのD入力にレジスタlの出力101,そのCP入力に
シフトクロック108がそれぞれ接続され、レジスタ3
においては、そのD入力にレジスタ2の出力102,そ
のCP入力にシフトクロックl08,そのリセ,ト入力
Rに診断入力109がそれぞれ接続されている。前記レ
ジスタ3はリセット人力Rがアクティブ(Hレベル)に
なると、他の入力にかかわらず出力なO(Lレベル)と
する。比較回路4のA入力にレジスタ2の出力102(
8ビット)が接続され、そのB入力にレジスタ1の出力
101(8ビット)が接続され、AおよびB入力が等し
いときは、出力104にアクティブレベル(Hレベル)
が出力される.このことは比較回路6にも当てはまる。
一実施例を示す第l図を参照すると、レジスタ1は8ビ
ットからなる1バイトのデータ100がD入力に、シフ
トクロック108がクロック入力CPに入力されている
。太線は8本の入力を代表して1本で記述してあり、前
記レジスタ1は8個のD型フリップフロップから構成さ
れ、クロック入力CPはその8個のD型フリップフロッ
プに共通に供給される.このことはレジスタ2およびレ
ジスタ3にも当てはまる.このレジスタ2においては、
そのD入力にレジスタlの出力101,そのCP入力に
シフトクロック108がそれぞれ接続され、レジスタ3
においては、そのD入力にレジスタ2の出力102,そ
のCP入力にシフトクロックl08,そのリセ,ト入力
Rに診断入力109がそれぞれ接続されている。前記レ
ジスタ3はリセット人力Rがアクティブ(Hレベル)に
なると、他の入力にかかわらず出力なO(Lレベル)と
する。比較回路4のA入力にレジスタ2の出力102(
8ビット)が接続され、そのB入力にレジスタ1の出力
101(8ビット)が接続され、AおよびB入力が等し
いときは、出力104にアクティブレベル(Hレベル)
が出力される.このことは比較回路6にも当てはまる。
比較回路6のA入力にはレジスタ3の出力103(8ビ
,ト)が、およびB入力にはレジスタ2の出力102(
8ビット)が接続され、遅延レジスタ5においてはD入
力に比較回路4の出力が、クロック入力CPにシフトク
ロック108がそれぞれ接続され、入力Dの値を1単位
時間だけ遅延させて出力105に出力する.不一致検出
回路7には第1の入力に比較回路6の出力106が、第
2の入力に遅延レジスタ5の出力105がそれぞれ接続
され、2つの入力が不一致のとき出力107にアクティ
ブレベル(Hレベル)を出力する。
,ト)が、およびB入力にはレジスタ2の出力102(
8ビット)が接続され、遅延レジスタ5においてはD入
力に比較回路4の出力が、クロック入力CPにシフトク
ロック108がそれぞれ接続され、入力Dの値を1単位
時間だけ遅延させて出力105に出力する.不一致検出
回路7には第1の入力に比較回路6の出力106が、第
2の入力に遅延レジスタ5の出力105がそれぞれ接続
され、2つの入力が不一致のとき出力107にアクティ
ブレベル(Hレベル)を出力する。
次に第1図の構或の動作を示す第3図のタイムチャート
を参照し本発明の一実施例について詳細に説明をする.
時刻T1において、データ人力100にデータ00II
がセ,トされ、時刻T2において、シフトクロック10
8のパルスが供給されると、第lのレジスタlにデータ
人力100の値が取込まれると同時に第2および第3の
レジスタには第1および第2のレジスタの値がシフトさ
れる.時刻T3において、シフトクロツク108のパル
スが立下る(以下の説明ではシフトクロヅク108の立
下りの説明は省略する)。
を参照し本発明の一実施例について詳細に説明をする.
時刻T1において、データ人力100にデータ00II
がセ,トされ、時刻T2において、シフトクロック10
8のパルスが供給されると、第lのレジスタlにデータ
人力100の値が取込まれると同時に第2および第3の
レジスタには第1および第2のレジスタの値がシフトさ
れる.時刻T3において、シフトクロツク108のパル
スが立下る(以下の説明ではシフトクロヅク108の立
下りの説明は省略する)。
時刻T4において、データ人力100としてF F m
が供給され、時刻T5にてシフトクロック108が発生
すると、第1のレジスタ1にデータFFヨがセットされ
、第2のレジスタ2には時刻TIで入力されたデータO
Ogがシフトされる.比較回路4のA入力にはデータO
OmがB入力にはデータFFイが入力されるため、時刻
T5からT6の間では出力104にインアクティブ(L
レベル)が現われる.時刻T6において、データ入?1
00にデータFF■が入力され、時刻T7でシフトクロ
ック108が入力されると第1のレジスタlと第2のレ
ジスタ2にデータFF1第3のレジスタ3にデータOO
Hが現われる。同時に第1の比較回路4の出力104が
遅延回路5に取込まれ出力105にイン7クティプ(L
レベル)が出力される。時刻T7からT9の期間、第2
の比較回路6の入力はデータ008とデータFF.とが
入力されるため、出力106はインアクティブとなる.
したがって、不一致検出回路7の出力107はインアク
ティブとなる。
が供給され、時刻T5にてシフトクロック108が発生
すると、第1のレジスタ1にデータFFヨがセットされ
、第2のレジスタ2には時刻TIで入力されたデータO
Ogがシフトされる.比較回路4のA入力にはデータO
OmがB入力にはデータFFイが入力されるため、時刻
T5からT6の間では出力104にインアクティブ(L
レベル)が現われる.時刻T6において、データ入?1
00にデータFF■が入力され、時刻T7でシフトクロ
ック108が入力されると第1のレジスタlと第2のレ
ジスタ2にデータFF1第3のレジスタ3にデータOO
Hが現われる。同時に第1の比較回路4の出力104が
遅延回路5に取込まれ出力105にイン7クティプ(L
レベル)が出力される。時刻T7からT9の期間、第2
の比較回路6の入力はデータ008とデータFF.とが
入力されるため、出力106はインアクティブとなる.
したがって、不一致検出回路7の出力107はインアク
ティブとなる。
時刻T8において、入力データ100にはデータ01N
がセットされ、時刻T9において、第1のレジスタ1,
第2のレジスタ2,および第3のレジスタ3にはそれぞ
れデータ0 1H, FF!I,およびF F itが
セットされる.期間T9からTllにおいて、第1の比
較回路4にはデータF F mと01Mとが入力される
ため、出力104はインアクティブとなり、第2の比較
回路6にはデータFFHとF F wとが入力されるた
めアクティブを出?する。時刻T7からT8の間、第1
の比較回路の出力104が遅延回路5で遅延され、出力
105はアクティブであるため不一致検出回路7はイン
アクティブを出力する. 時刻TIOにおいて、データ人力100としてデータ0
2■が入力されると、時刻Tllにおいて、第1のレジ
スタ1,第2のレジスタ2及び第3のレジスタ3にはそ
れぞれデータ02!1,OIHおよびF F nがセ,
トされ、第lの比較回路4の出力104はインアクティ
ブ,第2の比較回路6の出力106はインアクティブと
なり、不一致検出回路7もインアクティブを出力する. 次に、誤り原因が存在する場合の動作について説明する
.時刻T7からT9の期間で、第1の比較回路が故障し
ている場合を仮定すると、第3図の破線で示す如く第1
の比較回路4の出力104はインアクティブとなる.時
刻T9からTllの期間、先の第1の比較回路の比較結
果が遅延された遅延出力105と第2の比較回路6の出
力106との不一致が発生し、不一致検出回路7の出力
107がアクティブとなる。また診断入力109をアク
ティブにした状態で動作を行うと、第3のレジスタ3が
常にリセットするため個障がない場合も不一致検出回路
7を働かすことができ、不一致検出回路7以後の動作の
確認ができる.〔発明の効果〕 以上説明したように本発明は、1単位時間遅延するレジ
スタにより正比較器の比較結果を1単位時間遅延させて
正副の比較結果を比較することにより、確実な比較誤り
の検出および誤り検出回路の試験を容易に行なうことが
できるという効果がある。
がセットされ、時刻T9において、第1のレジスタ1,
第2のレジスタ2,および第3のレジスタ3にはそれぞ
れデータ0 1H, FF!I,およびF F itが
セットされる.期間T9からTllにおいて、第1の比
較回路4にはデータF F mと01Mとが入力される
ため、出力104はインアクティブとなり、第2の比較
回路6にはデータFFHとF F wとが入力されるた
めアクティブを出?する。時刻T7からT8の間、第1
の比較回路の出力104が遅延回路5で遅延され、出力
105はアクティブであるため不一致検出回路7はイン
アクティブを出力する. 時刻TIOにおいて、データ人力100としてデータ0
2■が入力されると、時刻Tllにおいて、第1のレジ
スタ1,第2のレジスタ2及び第3のレジスタ3にはそ
れぞれデータ02!1,OIHおよびF F nがセ,
トされ、第lの比較回路4の出力104はインアクティ
ブ,第2の比較回路6の出力106はインアクティブと
なり、不一致検出回路7もインアクティブを出力する. 次に、誤り原因が存在する場合の動作について説明する
.時刻T7からT9の期間で、第1の比較回路が故障し
ている場合を仮定すると、第3図の破線で示す如く第1
の比較回路4の出力104はインアクティブとなる.時
刻T9からTllの期間、先の第1の比較回路の比較結
果が遅延された遅延出力105と第2の比較回路6の出
力106との不一致が発生し、不一致検出回路7の出力
107がアクティブとなる。また診断入力109をアク
ティブにした状態で動作を行うと、第3のレジスタ3が
常にリセットするため個障がない場合も不一致検出回路
7を働かすことができ、不一致検出回路7以後の動作の
確認ができる.〔発明の効果〕 以上説明したように本発明は、1単位時間遅延するレジ
スタにより正比較器の比較結果を1単位時間遅延させて
正副の比較結果を比較することにより、確実な比較誤り
の検出および誤り検出回路の試験を容易に行なうことが
できるという効果がある。
スタ、52・・・・・・レジスタ、53・山・・レジス
タ、54・・・・・・比較回路、56・・・・・・比較
回路、57・・・・・・不一致検出回路。
タ、54・・・・・・比較回路、56・・・・・・比較
回路、57・・・・・・不一致検出回路。
Claims (1)
- 【特許請求の範囲】 順次送信されるデータ列の同一連続データを検出するデ
ータ比較回路の誤り検出方式において、クロックパルス
の周期Tにより順次前記データ列をシフトする少なくと
もN(N≧L+M:L≧1、M≧2)個の直列に接続さ
れたレジスタと、前記N個のレジスタの第1番目のレジ
スタから第M番目の前記レジスタまでの出力を比較する
入力数Mの第1の比較回路と、 前記N個のレジスタの第(1+L)番目から第(M+L
)番目の前記レジスタまでの出力を比較する入力数Mの
第2の比較回路と、前記第1の比較回路の出力を(T×
L)時間遅延させる遅延レジスタと、 前記第2の比較回路の出力と前記遅延レジスタの出力と
を比較する不一致検出回路とから構成されたことを特徴
とするデータ比較回路の誤り検出方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1160190A JPH0324635A (ja) | 1989-06-21 | 1989-06-21 | データ比較回路の誤り検出方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1160190A JPH0324635A (ja) | 1989-06-21 | 1989-06-21 | データ比較回路の誤り検出方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0324635A true JPH0324635A (ja) | 1991-02-01 |
Family
ID=15709768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1160190A Pending JPH0324635A (ja) | 1989-06-21 | 1989-06-21 | データ比較回路の誤り検出方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0324635A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8159430B2 (en) | 2002-07-19 | 2012-04-17 | Samsung Electronics Co., Ltd. | Liquid crystal display and driving method thereof |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61115143A (ja) * | 1984-11-09 | 1986-06-02 | Nec Corp | スキヤンパスの誤動作検出回路 |
-
1989
- 1989-06-21 JP JP1160190A patent/JPH0324635A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61115143A (ja) * | 1984-11-09 | 1986-06-02 | Nec Corp | スキヤンパスの誤動作検出回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8159430B2 (en) | 2002-07-19 | 2012-04-17 | Samsung Electronics Co., Ltd. | Liquid crystal display and driving method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5001712A (en) | Diagnostic error injection for a synchronous bus system | |
GB2219865A (en) | Self checking of functional redundancy check logic | |
US5784383A (en) | Apparatus for identifying SMP bus transfer errors | |
US4059749A (en) | Digital monitor | |
JPS5930288B2 (ja) | クロツク信号監視方法 | |
US6055660A (en) | Method for identifying SMP bus transfer errors | |
US5539725A (en) | Port address resolution device | |
JPH0324635A (ja) | データ比較回路の誤り検出方式 | |
US6343096B1 (en) | Clock pulse degradation detector | |
JPH11143841A (ja) | 照合回路 | |
JP3137034B2 (ja) | 故障検証を容易にするアドレストラップ比較回路 | |
JPS6227814A (ja) | 故障検出回路 | |
JPH03110627A (ja) | データ照合回路 | |
JPS63310211A (ja) | クロック障害検出回路 | |
JPH0660885U (ja) | 情報表示装置 | |
JPH06274360A (ja) | エラーチェック回路 | |
RU1833877C (ru) | Резервированное устройство | |
SU1365086A1 (ru) | Устройство дл контрол блоков управлени | |
JPH10111339A (ja) | Lsi検査装置 | |
JPS6270938A (ja) | デ−タ処理装置 | |
JPS6291016A (ja) | 発振器異常検出回路 | |
JPS63227356A (ja) | サ−マルヘツド駆動回路 | |
JPH0833896B2 (ja) | 文字列検索装置の障害検出方式 | |
JPH0535514A (ja) | 故障検出回路 | |
JPS63292719A (ja) | カウンタ回路 |