JPH0324635A - データ比較回路の誤り検出方式 - Google Patents
データ比較回路の誤り検出方式Info
- Publication number
- JPH0324635A JPH0324635A JP1160190A JP16019089A JPH0324635A JP H0324635 A JPH0324635 A JP H0324635A JP 1160190 A JP1160190 A JP 1160190A JP 16019089 A JP16019089 A JP 16019089A JP H0324635 A JPH0324635 A JP H0324635A
- Authority
- JP
- Japan
- Prior art keywords
- register
- output
- data
- circuit
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 24
- 230000001934 delay Effects 0.000 claims description 2
- 230000003111 delayed effect Effects 0.000 abstract description 5
- 239000013256 coordination polymer Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ処理装置の比較回路の誤り検出方式に関
し、特にシフトレジスタを用いた、連続データ検出にお
ける比較回路の誤り検出方式に関する。
し、特にシフトレジスタを用いた、連続データ検出にお
ける比較回路の誤り検出方式に関する。
従来、この種の比較回路の誤り検出のための構或は、第
２図に示すようになっている。各レジスタ５１〜５３は
それぞれ数ビットの信号線２００〜２０３で直列に接続
され、信号線２０８からのクロックパルスで順次、デー
タをシフトさせる。前記信号線２００にはクｃｔ，クパ
ルスの周期内で新しいデータが送られてくるため、これ
らレジスタによりデータは分割されることとなる。連続
して同一内容のデータの有無を検出するため、比較回路
５４（正比較器）は前記信号線２０１と２０２とを比較
し、同一ならば信号線２０４に信号を出力する．この比
較回路５４の誤りを検出するため、この回路５４と並列
に比較回路５６（副比較器）が設けられ、これらの２つ
の出力（信号線２０４および２０６）の不一致を不一致
検出回路５７により検出し、エラー信号（信号線２０７
）を出力する． 〔発明が解決しようとする課題〕 上述した従来の比較回路の誤り検出方式は正比較器と副
比較器の入力が全く同一であるので、正および副の両方
への入力供給が、障害を起している（例えば、供給線の
断線又は他の信号線との短絡など）と、正および副の両
比較回路は同一結果を出力するため誤り検出回路は誤り
を検出できないという欠点と、正および副の比較回路へ
の入力が全く同一なため誤り検出回路の試験を容易に行
えないという欠点とがあった． 〔課題を解決するための手段〕 本発明のデータ比較回路の誤り検出方式では、前記正比
較器の入力と前記副比較器の入力とを遅延関係にある前
記レジスタにそってずらし、前記正比較器の出力を遅延
させることによってタイミングを合わせ不一致を検出し
ている。
２図に示すようになっている。各レジスタ５１〜５３は
それぞれ数ビットの信号線２００〜２０３で直列に接続
され、信号線２０８からのクロックパルスで順次、デー
タをシフトさせる。前記信号線２００にはクｃｔ，クパ
ルスの周期内で新しいデータが送られてくるため、これ
らレジスタによりデータは分割されることとなる。連続
して同一内容のデータの有無を検出するため、比較回路
５４（正比較器）は前記信号線２０１と２０２とを比較
し、同一ならば信号線２０４に信号を出力する．この比
較回路５４の誤りを検出するため、この回路５４と並列
に比較回路５６（副比較器）が設けられ、これらの２つ
の出力（信号線２０４および２０６）の不一致を不一致
検出回路５７により検出し、エラー信号（信号線２０７
）を出力する． 〔発明が解決しようとする課題〕 上述した従来の比較回路の誤り検出方式は正比較器と副
比較器の入力が全く同一であるので、正および副の両方
への入力供給が、障害を起している（例えば、供給線の
断線又は他の信号線との短絡など）と、正および副の両
比較回路は同一結果を出力するため誤り検出回路は誤り
を検出できないという欠点と、正および副の比較回路へ
の入力が全く同一なため誤り検出回路の試験を容易に行
えないという欠点とがあった． 〔課題を解決するための手段〕 本発明のデータ比較回路の誤り検出方式では、前記正比
較器の入力と前記副比較器の入力とを遅延関係にある前
記レジスタにそってずらし、前記正比較器の出力を遅延
させることによってタイミングを合わせ不一致を検出し
ている。
次に本発明について図面を参照して説明する．本発明の
一実施例を示す第ｌ図を参照すると、レジスタ１は８ビ
ットからなる１バイトのデータ１００がＤ入力に、シフ
トクロック１０８がクロック入力ＣＰに入力されている
。太線は８本の入力を代表して１本で記述してあり、前
記レジスタ１は８個のＤ型フリップフロップから構成さ
れ、クロック入力ＣＰはその８個のＤ型フリップフロッ
プに共通に供給される．このことはレジスタ２およびレ
ジスタ３にも当てはまる．このレジスタ２においては、
そのＤ入力にレジスタｌの出力１０１，そのＣＰ入力に
シフトクロック１０８がそれぞれ接続され、レジスタ３
においては、そのＤ入力にレジスタ２の出力１０２，そ
のＣＰ入力にシフトクロックｌ０８，そのリセ，ト入力
Ｒに診断入力１０９がそれぞれ接続されている。前記レ
ジスタ３はリセット人力Ｒがアクティブ（Ｈレベル）に
なると、他の入力にかかわらず出力なＯ（Ｌレベル）と
する。比較回路４のＡ入力にレジスタ２の出力１０２（
８ビット）が接続され、そのＢ入力にレジスタ１の出力
１０１（８ビット）が接続され、ＡおよびＢ入力が等し
いときは、出力１０４にアクティブレベル（Ｈレベル）
が出力される．このことは比較回路６にも当てはまる。
一実施例を示す第ｌ図を参照すると、レジスタ１は８ビ
ットからなる１バイトのデータ１００がＤ入力に、シフ
トクロック１０８がクロック入力ＣＰに入力されている
。太線は８本の入力を代表して１本で記述してあり、前
記レジスタ１は８個のＤ型フリップフロップから構成さ
れ、クロック入力ＣＰはその８個のＤ型フリップフロッ
プに共通に供給される．このことはレジスタ２およびレ
ジスタ３にも当てはまる．このレジスタ２においては、
そのＤ入力にレジスタｌの出力１０１，そのＣＰ入力に
シフトクロック１０８がそれぞれ接続され、レジスタ３
においては、そのＤ入力にレジスタ２の出力１０２，そ
のＣＰ入力にシフトクロックｌ０８，そのリセ，ト入力
Ｒに診断入力１０９がそれぞれ接続されている。前記レ
ジスタ３はリセット人力Ｒがアクティブ（Ｈレベル）に
なると、他の入力にかかわらず出力なＯ（Ｌレベル）と
する。比較回路４のＡ入力にレジスタ２の出力１０２（
８ビット）が接続され、そのＢ入力にレジスタ１の出力
１０１（８ビット）が接続され、ＡおよびＢ入力が等し
いときは、出力１０４にアクティブレベル（Ｈレベル）
が出力される．このことは比較回路６にも当てはまる。
比較回路６のＡ入力にはレジスタ３の出力１０３（８ビ
，ト）が、およびＢ入力にはレジスタ２の出力１０２（
８ビット）が接続され、遅延レジスタ５においてはＤ入
力に比較回路４の出力が、クロック入力ＣＰにシフトク
ロック１０８がそれぞれ接続され、入力Ｄの値を１単位
時間だけ遅延させて出力１０５に出力する．不一致検出
回路７には第１の入力に比較回路６の出力１０６が、第
２の入力に遅延レジスタ５の出力１０５がそれぞれ接続
され、２つの入力が不一致のとき出力１０７にアクティ
ブレベル（Ｈレベル）を出力する。
，ト）が、およびＢ入力にはレジスタ２の出力１０２（
８ビット）が接続され、遅延レジスタ５においてはＤ入
力に比較回路４の出力が、クロック入力ＣＰにシフトク
ロック１０８がそれぞれ接続され、入力Ｄの値を１単位
時間だけ遅延させて出力１０５に出力する．不一致検出
回路７には第１の入力に比較回路６の出力１０６が、第
２の入力に遅延レジスタ５の出力１０５がそれぞれ接続
され、２つの入力が不一致のとき出力１０７にアクティ
ブレベル（Ｈレベル）を出力する。
次に第１図の構或の動作を示す第３図のタイムチャート
を参照し本発明の一実施例について詳細に説明をする．
時刻Ｔ１において、データ人力１００にデータ００ＩＩ
がセ，トされ、時刻Ｔ２において、シフトクロック１０
８のパルスが供給されると、第ｌのレジスタｌにデータ
人力１００の値が取込まれると同時に第２および第３の
レジスタには第１および第２のレジスタの値がシフトさ
れる．時刻Ｔ３において、シフトクロツク１０８のパル
スが立下る（以下の説明ではシフトクロヅク１０８の立
下りの説明は省略する）。
を参照し本発明の一実施例について詳細に説明をする．
時刻Ｔ１において、データ人力１００にデータ００ＩＩ
がセ，トされ、時刻Ｔ２において、シフトクロック１０
８のパルスが供給されると、第ｌのレジスタｌにデータ
人力１００の値が取込まれると同時に第２および第３の
レジスタには第１および第２のレジスタの値がシフトさ
れる．時刻Ｔ３において、シフトクロツク１０８のパル
スが立下る（以下の説明ではシフトクロヅク１０８の立
下りの説明は省略する）。
時刻Ｔ４において、データ人力１００としてＦ Ｆ ｍ
が供給され、時刻Ｔ５にてシフトクロック１０８が発生
すると、第１のレジスタ１にデータＦＦヨがセットされ
、第２のレジスタ２には時刻ＴＩで入力されたデータＯ
Ｏｇがシフトされる．比較回路４のＡ入力にはデータＯ
ＯｍがＢ入力にはデータＦＦイが入力されるため、時刻
Ｔ５からＴ６の間では出力１０４にインアクティブ（Ｌ
レベル）が現われる．時刻Ｔ６において、データ入？１
００にデータＦＦ■が入力され、時刻Ｔ７でシフトクロ
ック１０８が入力されると第１のレジスタｌと第２のレ
ジスタ２にデータＦＦ１第３のレジスタ３にデータＯＯ
Ｈが現われる。同時に第１の比較回路４の出力１０４が
遅延回路５に取込まれ出力１０５にイン７クティプ（Ｌ
レベル）が出力される。時刻Ｔ７からＴ９の期間、第２
の比較回路６の入力はデータ００８とデータＦＦ．とが
入力されるため、出力１０６はインアクティブとなる．
したがって、不一致検出回路７の出力１０７はインアク
ティブとなる。
が供給され、時刻Ｔ５にてシフトクロック１０８が発生
すると、第１のレジスタ１にデータＦＦヨがセットされ
、第２のレジスタ２には時刻ＴＩで入力されたデータＯ
Ｏｇがシフトされる．比較回路４のＡ入力にはデータＯ
ＯｍがＢ入力にはデータＦＦイが入力されるため、時刻
Ｔ５からＴ６の間では出力１０４にインアクティブ（Ｌ
レベル）が現われる．時刻Ｔ６において、データ入？１
００にデータＦＦ■が入力され、時刻Ｔ７でシフトクロ
ック１０８が入力されると第１のレジスタｌと第２のレ
ジスタ２にデータＦＦ１第３のレジスタ３にデータＯＯ
Ｈが現われる。同時に第１の比較回路４の出力１０４が
遅延回路５に取込まれ出力１０５にイン７クティプ（Ｌ
レベル）が出力される。時刻Ｔ７からＴ９の期間、第２
の比較回路６の入力はデータ００８とデータＦＦ．とが
入力されるため、出力１０６はインアクティブとなる．
したがって、不一致検出回路７の出力１０７はインアク
ティブとなる。
時刻Ｔ８において、入力データ１００にはデータ０１Ｎ
がセットされ、時刻Ｔ９において、第１のレジスタ１，
第２のレジスタ２，および第３のレジスタ３にはそれぞ
れデータ０ １Ｈ， ＦＦ！Ｉ，およびＦ Ｆ ｉｔが
セットされる．期間Ｔ９からＴｌｌにおいて、第１の比
較回路４にはデータＦ Ｆ ｍと０１Ｍとが入力される
ため、出力１０４はインアクティブとなり、第２の比較
回路６にはデータＦＦＨとＦ Ｆ ｗとが入力されるた
めアクティブを出？する。時刻Ｔ７からＴ８の間、第１
の比較回路の出力１０４が遅延回路５で遅延され、出力
１０５はアクティブであるため不一致検出回路７はイン
アクティブを出力する． 時刻ＴＩＯにおいて、データ人力１００としてデータ０
２■が入力されると、時刻Ｔｌｌにおいて、第１のレジ
スタ１，第２のレジスタ２及び第３のレジスタ３にはそ
れぞれデータ０２！１，ＯＩＨおよびＦ Ｆ ｎがセ，
トされ、第ｌの比較回路４の出力１０４はインアクティ
ブ，第２の比較回路６の出力１０６はインアクティブと
なり、不一致検出回路７もインアクティブを出力する． 次に、誤り原因が存在する場合の動作について説明する
．時刻Ｔ７からＴ９の期間で、第１の比較回路が故障し
ている場合を仮定すると、第３図の破線で示す如く第１
の比較回路４の出力１０４はインアクティブとなる．時
刻Ｔ９からＴｌｌの期間、先の第１の比較回路の比較結
果が遅延された遅延出力１０５と第２の比較回路６の出
力１０６との不一致が発生し、不一致検出回路７の出力
１０７がアクティブとなる。また診断入力１０９をアク
ティブにした状態で動作を行うと、第３のレジスタ３が
常にリセットするため個障がない場合も不一致検出回路
７を働かすことができ、不一致検出回路７以後の動作の
確認ができる．〔発明の効果〕 以上説明したように本発明は、１単位時間遅延するレジ
スタにより正比較器の比較結果を１単位時間遅延させて
正副の比較結果を比較することにより、確実な比較誤り
の検出および誤り検出回路の試験を容易に行なうことが
できるという効果がある。
がセットされ、時刻Ｔ９において、第１のレジスタ１，
第２のレジスタ２，および第３のレジスタ３にはそれぞ
れデータ０ １Ｈ， ＦＦ！Ｉ，およびＦ Ｆ ｉｔが
セットされる．期間Ｔ９からＴｌｌにおいて、第１の比
較回路４にはデータＦ Ｆ ｍと０１Ｍとが入力される
ため、出力１０４はインアクティブとなり、第２の比較
回路６にはデータＦＦＨとＦ Ｆ ｗとが入力されるた
めアクティブを出？する。時刻Ｔ７からＴ８の間、第１
の比較回路の出力１０４が遅延回路５で遅延され、出力
１０５はアクティブであるため不一致検出回路７はイン
アクティブを出力する． 時刻ＴＩＯにおいて、データ人力１００としてデータ０
２■が入力されると、時刻Ｔｌｌにおいて、第１のレジ
スタ１，第２のレジスタ２及び第３のレジスタ３にはそ
れぞれデータ０２！１，ＯＩＨおよびＦ Ｆ ｎがセ，
トされ、第ｌの比較回路４の出力１０４はインアクティ
ブ，第２の比較回路６の出力１０６はインアクティブと
なり、不一致検出回路７もインアクティブを出力する． 次に、誤り原因が存在する場合の動作について説明する
．時刻Ｔ７からＴ９の期間で、第１の比較回路が故障し
ている場合を仮定すると、第３図の破線で示す如く第１
の比較回路４の出力１０４はインアクティブとなる．時
刻Ｔ９からＴｌｌの期間、先の第１の比較回路の比較結
果が遅延された遅延出力１０５と第２の比較回路６の出
力１０６との不一致が発生し、不一致検出回路７の出力
１０７がアクティブとなる。また診断入力１０９をアク
ティブにした状態で動作を行うと、第３のレジスタ３が
常にリセットするため個障がない場合も不一致検出回路
７を働かすことができ、不一致検出回路７以後の動作の
確認ができる．〔発明の効果〕 以上説明したように本発明は、１単位時間遅延するレジ
スタにより正比較器の比較結果を１単位時間遅延させて
正副の比較結果を比較することにより、確実な比較誤り
の検出および誤り検出回路の試験を容易に行なうことが
できるという効果がある。
スタ、５２・・・・・・レジスタ、５３・山・・レジス
タ、５４・・・・・・比較回路、５６・・・・・・比較
回路、５７・・・・・・不一致検出回路。
タ、５４・・・・・・比較回路、５６・・・・・・比較
回路、５７・・・・・・不一致検出回路。
Claims (1)
- 【特許請求の範囲】 順次送信されるデータ列の同一連続データを検出するデ
ータ比較回路の誤り検出方式において、クロックパルス
の周期Ｔにより順次前記データ列をシフトする少なくと
もＮ（Ｎ≧Ｌ＋Ｍ：Ｌ≧１、Ｍ≧２）個の直列に接続さ
れたレジスタと、前記Ｎ個のレジスタの第１番目のレジ
スタから第Ｍ番目の前記レジスタまでの出力を比較する
入力数Ｍの第１の比較回路と、 前記Ｎ個のレジスタの第（１＋Ｌ）番目から第（Ｍ＋Ｌ
）番目の前記レジスタまでの出力を比較する入力数Ｍの
第２の比較回路と、前記第１の比較回路の出力を（Ｔ×
Ｌ）時間遅延させる遅延レジスタと、 前記第２の比較回路の出力と前記遅延レジスタの出力と
を比較する不一致検出回路とから構成されたことを特徴
とするデータ比較回路の誤り検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1160190A JPH0324635A (ja) | 1989-06-21 | 1989-06-21 | データ比較回路の誤り検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1160190A JPH0324635A (ja) | 1989-06-21 | 1989-06-21 | データ比較回路の誤り検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0324635A true JPH0324635A (ja) | 1991-02-01 |
Family
ID=15709768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1160190A Pending JPH0324635A (ja) | 1989-06-21 | 1989-06-21 | データ比較回路の誤り検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0324635A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8159430B2 (en) | 2002-07-19 | 2012-04-17 | Samsung Electronics Co., Ltd. | Liquid crystal display and driving method thereof |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61115143A (ja) * | 1984-11-09 | 1986-06-02 | Nec Corp | スキヤンパスの誤動作検出回路 |
-
1989
- 1989-06-21 JP JP1160190A patent/JPH0324635A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61115143A (ja) * | 1984-11-09 | 1986-06-02 | Nec Corp | スキヤンパスの誤動作検出回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8159430B2 (en) | 2002-07-19 | 2012-04-17 | Samsung Electronics Co., Ltd. | Liquid crystal display and driving method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5001712A (en) | Diagnostic error injection for a synchronous bus system | |
| GB2219865A (en) | Self checking of functional redundancy check logic | |
| US5784383A (en) | Apparatus for identifying SMP bus transfer errors | |
| US4059749A (en) | Digital monitor | |
| JPS5930288B2 (ja) | クロツク信号監視方法 | |
| US6055660A (en) | Method for identifying SMP bus transfer errors | |
| US5539725A (en) | Port address resolution device | |
| JPH0324635A (ja) | データ比較回路の誤り検出方式 | |
| US6343096B1 (en) | Clock pulse degradation detector | |
| JPH11143841A (ja) | 照合回路 | |
| JP3137034B2 (ja) | 故障検証を容易にするアドレストラップ比較回路 | |
| JPS6227814A (ja) | 故障検出回路 | |
| JPH03110627A (ja) | データ照合回路 | |
| JPS63310211A (ja) | クロック障害検出回路 | |
| JPH0660885U (ja) | 情報表示装置 | |
| JPH06274360A (ja) | エラーチェック回路 | |
| RU1833877C (ru) | Резервированное устройство | |
| SU1365086A1 (ru) | Устройство дл контрол блоков управлени | |
| JPH10111339A (ja) | Ｌｓｉ検査装置 | |
| JPS6270938A (ja) | デ−タ処理装置 | |
| JPS6291016A (ja) | 発振器異常検出回路 | |
| JPS63227356A (ja) | サ−マルヘツド駆動回路 | |
| JPH0833896B2 (ja) | 文字列検索装置の障害検出方式 | |
| JPH0535514A (ja) | 故障検出回路 | |
| JPS63292719A (ja) | カウンタ回路 |