RU1833877C - Резервированное устройство - Google Patents

Abstract

Использование: при построении высоконадежных систем на основе резервируемых блоков ЭВМ, осуществл ющих выполнение задач по разным программным и аппаратным верси м. Сущность изобретени : устройство содержит; 4 резервируемых блока (1,2,3,4), 4 схемы сравнени  (7,8,9,10), 1 элемент ИЛИ-НЕ(15), 1 выходной регистр

Description

00 СА W

V.

1

17

#

XI XI

/

Изобретение относитс  к области цифровой вычислительной техники и автоматики и может быть использовано при построении высоконадежных систем повышенной надежности и достоверности на основе резервируемых блоков (ЭВМ), осуществл ющих выполнение задач по разным программным и аппаратным верси м.

Цель изобретени  - повышение достоверности контрол  устройства.

Сущность изобретени  состоит в увеличении достоверности контрол  путем:

а)реализации резервируемых блоков каждого из подканалов устройства по различным программно и (или) аппаратным верси м, что дает возможность вы вл ть де фекты, допущенные при проектировании и разработке и невы вленные при его отладке;

б)вы влени  дефектов проектировани  на основе введени  и аппаратной реализации дополнительной операции сравнени  выходов резервируемых блоков различных подканалов, выполненных по одинаковым программно-аппаратным верси м.

Сущность изобретени  реализуетс  путем введени  следующих новых элементов и св зей,

Введение третьего и четвертого элементов сравнени , элемента И-НЕ и обусловленных ими св зей необходимо дл  идентификации про вившегос  ДП.

Введение первого и второго триггеров и обусловленных ими св зей необходимо дл  фиксации такого состо ни  устройства, при котором первый и (или) второй подканалы соответственно признаны отказавшими.

Введение третьего триггера и обусловленных им св зей необходимо дл  фиксации такого состо ни  устройства, при котором было обнаружено искажение выходных данных, вызванное про влением ДП.

На чертеже представлена функциональна  схема резервированного устройства.

На чертеже использованы следующие обозначени : 1-4 - первый-четвертый резервируемые блоки, 5 - выходной регистр, 6 - коммутатор, 7-10 - первую-четвертую схемы сравнени , 11-13 - первый-третий триггеры, 14 - элемент И-НЕ, 15 - элемент ИЛИ-НЕ, 16 - информационный вход устройства 17- выход данных устройства, 18 - выход отказа первого подканала устройства , 19 - выход отказа второго подканалов, 20 - выход наличи  дефекта проектировани  устройства, 21 - вход синхронизации устройства.

Первый 1 - четвертый 4 резервируемые блоки предназначены дл  вычислени  задачи (пакета задач) с жестким периодом счета не более Т, либо дл  циклического решени  одной задачи с посто нно обновл емыми данными (например, в системе управлени 

летательного аппарата). Первый 1 и третий 3 резервируемые блоки выполн ютс  по единой программно-аппаратной версии. Второй 2 и четвертый 4 - также по единой версии, однако, отличной от версии первого

1 и третьего 3 блоков. Таким образом, резервируемые блоки, представл ющие один подканал устройства, оказываютс  выполненными по различным программно-аппаратным верси м,так как первый подканал

5 составл ют первый 1 и второй 2 резервируемые блоки, а второй подканал - третий 3 и четвертый 4.

Регистр 5 предназначен дл  временного хранени  данных, поступающих на вы0 ход 17 данных устройства.

Коммутатор 6 предназначен дл  коммутации на информационный вход регистра 6 выходов первого 1 и третьего 3 резервируемых блоков в случае совпадени  данных на

5 выходах блоков первого и второго подканалов соответственно.

Перва  7 (втора  8) схемы сравнени  предназначены дл  сравнени  данных, поступающих с выходов резервируемых бло0 ков первого (второго) подканала, т.е., с выходов первого 1 (третьего 3) и второго 2 (четвертого 4) резервируемых блоков, а также дл  управлени  первым (вторым) информационным входом коммутатора 6.

5 Треть  9 (четверта  1.0) схемы сравнени  предназначен дл  сравнени  данных, поступающих с выходов первого 1 и третьего 3 (второго 2 и четвертого 4) резервируемых блоков, выполненных по идентичным про0 граммнО-аппаратным верси м.

Первый 11 и второй 12 триггеры предназначены дл  фиксации отказа первого и второго подканалов соответственно.

Третий 13 триггер предназначен дл 

5 фиксации обнаружени  ДП.

Элемент И-НЕ 14 предназначен дл  идентификации состо ни  обнаружени  ДП.

Элемент ИЛИ-НЕ предназначен дл  уп0 равлени  регистром 5 и элементом И-НЕ.

Устройство работает следующим образом .

В исходном состо нии все триггеры 11- 13 обнулены, в регистре 5 записаны одни

5 нули, на .выходах данных всех резервируемых блоков 1-4 - нули. Выполнение задачи каждый из резервируемых блоков начинает по импульсу, поступающему на их синхров- ходы, а закончить должен к приходу очередного . Если за врем  Т, равного периоду

следовани  импульсов, поступающих на вход 21 синхронизации устройства: выполнение задачи не закончено, то блок считаетс  отказавшим. Итак, на всевходы всех схем сравнени  7-10 поступают нули, - на их выходах единицы, Следовательно, на выходе элемента ИЛИ-НЕ будет нуль, разрешающий запись в регистр 5 и закрывающий элемент 1/I-HE 14. На выходе элемента И-НЕ 14 будет единица, котора  поступает на J- входы триггеров 11, 12 и инверсный вход триггера 13, запреща  изменение состо ни  последнего. Изменение состо ни  первого 11 и второго 12 триггера запрещают единицы, поступающие соответственно с выходов схем 7 и 8 сравнени  на инверсные входы триггеров. Таким образом, по первому тактовому импульсу изменени  состо ни  триггеров 11-13 не происходит, а в регистр 5 вновь записываютс  одни нули, так как на оба открытых входа коммутатора 6 поступают нули с выходов первого 1 и третьего резервируемых блоков.

Все четыре 1-4 резервируемых блока начинают решение одной задачи, с одними и теми же данными, поступающими со входа 16 устройства, по различным программным верси м. Закончить решение задачи блоки 1-4 в случае отсутстви  ДП и отказов должны к моменту прихода очередного импульса со входа 21 синхронизации устройства, выставив на своих выходах результаты решени  задачи.

Если за врем  Т отказов или сбоев ни в одном из резервируемых блоков 1-4 не произошло , и ДП не про вились, то к моменту прихода очередного импульса синхронизации на выходах всех блоков наход тс  идентичные данные. Таким образом, на выходах всех схем сравнени  7-10 будут единичные потенциалы. Следовательно, оба информационных входа коммутатора 6 будут открыты , и данные с выходов первого 1 и третьего 3 резервируемых блоков, объедин  сь по ИЛИ без искажений, поступают на информационный вход регистра 5. Нуль с выхода ИЛИ-НЕ 15 разрешает запись в регистр 5 и по прежнему блокирует элемент И-НЕ 14, блокиру  изменение состо ни  триггера 13. Очередной синхроимпульс, поступивший со входа 21, запишет в регистр 5 результаты решени  первой задачи и инициирует начало решени  очередной, поступа  на входы синхронизации резервируемых блоков 1-4. Состо ни  триггеров 11-13 не измен ютс . Далее устройство работает аналогично до тех пор, пока не возникнет отказ какого-либо из блоков 1-4. или не про витс  ДП в одной из программно-аппаратных версий. Рассмотрим последовательно оба случа .

Допустим, возник отказ в первом резервируемом блоке 1, Тогда к моменту прихода очередного тактового импульса на выходе первого элемента сравнени  7 будет нуль, 5 который блокирует первый информационный вход коммутатора 6, запреща  тем самым прохождение данных с выхода первого резервируемого блока 1 на вход регистра 5, Следовательно, на информационный вход

0 регистра 5 поступ т данные с выхода третьего резервируемого блока 3, данные с выхода которого совпали с данными на выходе четвертого резервируемого блока 4. Аналогичные событи  произойдут и при отказе

5 второго резервируемого блока 2. Таким образом , к моменту прихода очередного тактового импульса на информационном входе регистра 5 наход тс  данные с выхода второго подканала, так как один из блоков пер0 вого подканала отказал (идентифицировать какой именно невозможно); кроме того на инверсный J-вход первого триггера 11 поступает нуль с выхода схемы сравнени  7, на его пр мой J-вход поступает единица с

5 выхода элемента И-НЕ 14, ведь на двух его входах будут нули: один с выхода схемы сравнени  9, а другой - с выхода ИЛИ-НЕ IS. Следовательно, по очередному тактовому импульсу в регистр 5 запишутс  данные

0 с выхода третьего резервируемого блока, а триггер 11 перейдет в единичное состо ние, выдава  на выход 18 отказа первого подканала устройства сигнал об отказе из блоков первого подканала: первого 1 или второго 2

5 резервируемых блоков.

В случае отказа одного из блоков второго подканала, то есть третьего 3 и четвертого 4 резервируемых блоков устройство работает аналогично, с той лишь разницей, что

0 данные в регистр 5 записываютс  с выхода первого резервируемого блока 1, так как второй вход коммутатора блокируетс  нулем , поступающим с выхода схемы сравнени  8; в единичное же состо ние переходит

5 второй триггер 12, сигнализиру  об отказе второго подканала, выдава  на выход 19 устройства единичный потенциал.

В случае отказа еще одного из резервируемых блоков возможно два варианта, в

0 зависимости от того в каком из подканалов произошел второй отказ.

Допустим, при первом отказавшем блоке 1 в первом подканале отказал и второй резервируемый блок 2, причем данные на их

5 выходах по-прежнему не совпадают. В этом случае никаких изменений не происходит, и устройство продолжает работать аналогично , ло выше описанному алгоритму.

Если же при наличии отказавшего блока в первом подканале, отказал один из блоков

второго подканала (или наоборот), то тогда к моменту прихода очередного тактового импульса на выходах всех четырех схем сравнени  7-10 будут нули, оба входа коммутатора 6 закрыты, на выходе элемента ИЛИ-НЕ 15 по витс  единица, запрещающа  запись в регистр 5, на входах же элемента И-НЕ 14 будут нули (с выходов схем сравнени  9,10). Следовательно, очередной импульс переведет в единичное состо ние уже оба триггера 11 и 12, сигнализиру  об отказе устройства в целом, сохран   на выходе 17 данных последнюю достоверную информацию. После этого дальнейша  эксплуатаци  устройства невозможна до устранени  возникших неисправностей хот  бы в одном из подканалов.

Рассмотрим теперь работу устройства при обнаружении ДП. В случае исправности всех резервируемых блоков устройства способна обнаруживать искажени  выходных данных, вызванные про вл ющимис  ДП аппаратных и программных средств резервируемых блоков . Так как блоки одного подканала выполнены по различным програмно-аппаратным верси м, то про вление ДП в каждой версии будет индивидуальным . Таким образом, веро тность того, что в обоих верси х допущены идентичные ДП, да и еще про вл ющиес  одинакова, чрезвычайно мала. Следовательно, про вление ДП в одном из блоков подканала приведет к несовпадению данных на входах схем сравнени  7 и 8, оба входа коммутатора 6 будут закрыты. Однако, сравнение данных на входах схем сравнени  9 и 10 даст положительный результат, так как эти элементы сравнивают выходы блоков, реализо- ванных по идентичным программно- аппаратным верси м, а следовательно ДП про в тс  идентично. Таким образом, на всех входах элемента И-НЕ 14 будут единицы . Нуль с выхода этого элемента блокирует изменение триггеров 11, 12, исключа  ложную оценку состо ни  устройства, но изменение триггера 13 становитс  возможным и происходит по очередному синхроимпульсу , который переводит этот триггер в единичное состо ние и записывает в регистр 5 одни нули. На выходе 20 наличи  ДП по вл етс  единичный потенциал,сигнализирующий о том, что при решении данной задачи про вилс  ДП в одной из версий. Тем самым исключаетс  выдача ложных данных на выход 17 данных устройства.

В случае, если ДП про вилс  при наличии в устройстве отказавшего подканала, либо одновременно с отказом одного из

блоков то вы вление такого событи  в данном цикле решени  задачи невозможно, и оно идентифицируетс  как отказ обоих подканалов .

Claims (1)

1. Формула изобре-тени  

   Резервированное устройство, содержащее первый-четвертый резервируемые блоки , первую-третью схемы сравнени , элемент И-НЕ и коммутатор, выходы первого и второго резервируемых блоков подключены к первому и второму входам соответственно первой схемы сравнени , а выход третьего резервируемого блока к первым входам второй и третьей схем сравнени , второй вход последней из которых соединен с выходом первого резервируемого блока, причем информационный и синхронизирующий входы каждого из четырех резервируемых блоков подключены к одноименным входам устройства, а выход третьей схемы сравнени  соединен с первым входом элемента И-НЕ, отличаю- щ е е с   тем, что, оно содержит четвертую схему сравнени , элемент ИЛИ-НЕ, выходной регистр и первый-третий триггеры, выход первого резервируемого блока подключен к первому информационному входу коммутатора, выход второго резервируемого блока - к первому входу четвертой

   схемы сравнени , выход третьего резервируемого блока - второму информационному входу коммутатора, а выход четвертого резервируемого блока - к вторым входам второй и четвертой схем сравнени , выход

   первой схемы сравнени  соединен с первым управл ющим входом коммутатора, с инверсным информационным входом первого триггера и с первым входом элемента ИЛИ-НЕ, второй вход которого подключен к

   выходу второй схемы сравнени , к второму управл ющему входу коммутатора и инверсному информационному входу второго триггера, а выход - к входу блокировки выходного регистра и второму входу элемента

   И-НЕ, соединенного третьим входом с выходом четвертой схемы сравнени , а выходом - с пр. мыми информационными входами первого и второго триггеров и с инверсным информационным входом третьего триггера, выход коммутатора соединен с управл ющим входом выходного регистра , выходы первого-третьего триггеров  вл ютс  выходами сигналов результатов контрол  устройства, их синхронизирующие входы соединены с одноименными входами устройства и выходного регистра, выход которого  вл етс  выходом данных устройства.