SU1732505A1 - Резервируемое устройство - Google Patents

Abstract

Изобретение относитс  к области цифровой вычислительной техники и может быть использовано при построении высоконадежных устройств на основе однотипных резервируемых блоков. Цель изобретени  - повышение надежности устройства путем перехода исходной STRATUS -структуры в структуру 2 из 3 при отказе первого резервируемого блока, переход структуры 2 из 3 к дублированной структуре при отказе второго резервируемого блока. Цель изобретени  достигаетс  введением узла задани  конфигурации, выходного регистра, регистра состо ни , счетчика, выходного коммутатора , четырех коммутаторов сравнени , триггера, первого и второго элементов ИЛИ, первого и второго элементов И. 3 ил.

Description

(Л

С

Изобретение относитс  к цифровой вычислительной технике и автоматике и может быть использовано при построении высоконадежных устройств на основе однотипных резервируемых блоков.

Известно устройство дл  контрол  вычислительных машин, содержащее два резервируемых блока, элемент сравнени , триггер, коммутатор, элементы И, ИЛИ.

Недостатком указанного устройства  вл етс  низка  надежность, обусловленна  наличием лишь двух резервируемых блоков, и, как следствие, невозможность обеспечени  работоспособности при двух отказах.

Наиболее близким по технической сущности и достигаемому положительному эффекту  вл етс  устройство, содержащее первый-четвертый резервируемые блоки, первый и второй элементы сравнени , коммутатор , причем выход первого резервируемого блока соединен с первым входом первого элемента сравнени , выход которого соединен с первым управл ющим входом коммутатора, выход которого  вл етс  выходом данных устройства, выход второго резервируемого блока соединен с первым входом второго элемента сравнени , выход которого соединен с вторым управл ющим входом коммутатора, выход третьего резервируемого блока соединен с вторым входом первого элемента сравнени  и первым информационным входом коммутатора, выход четвертого резервируемого блока соединен с вторым входом второго элемента сравнени  и вторым информационным входом коммутатора .

Недостатком известного устройства  вл етс  низка  надежность, обусловленна  тем, что неисправность двух резервируемых блоков, выходы которых контролируютс 

ч со

|Ю

ел о ел

различными схемами сравнени , приводит к отказу устройства в целом так как отсутствует возможность поиска и выбора другой двухканальной работоспособной конфигурации , составленной из оставшихс  исправ- ных резервируемых блоков.

Цель изобретени  - повышение надежности устройства путем обеспечени  перехода исходной STRATUS -структуры в структуру 2 из 3 при отказе первого резер- вируемого блока, перехода структуры 2 из 3 к дублированной структуре при отказе второго резервируемого блока

Сущность изобретени  состоит в увеличении надежности путем организации воз- можности функционировани  устройства как STRATUS -структуры при отсутствии отказавших резервируемых блоков; обеспечени  возможности маскировани  первого отказавшего блока на основе STRATUS - структуры и переход после этого к структуре 2 из 3, использу  оставшиес  три исправных блока, обеспечива  маскировани  второго отказавшего блока на основе алгоритма 2 из 3 и переход после этого к дублированной структуре, котора  обеспечивает работоспособное состо ние устройства в целом до отказа третьего резервируемого блока из четырех.

Введение коммутаторов сравнени  и обусловленных ими св зей позвол ет коммутировать на каждый вход каждого элемента сравнени  выход одного из двух резервируемых блоков

Введение регистра состо ни  и обус- ловленных им св зей необходимо дл  запоминани  структуры, реализуемой в данный момент времени: STRATUS, 2 из 3 или Дублирование, а также дл  коммутации выхода исправного блока на вход выходно- го регистра и коммутации выходов резервируемых блоков на соответствующий вход элемента сравнени  в зависимости от реализуемой структуры.

Узел задани  конфигурации и обуслов- ленные им св зи необходимы дл  того, чтобы выдавать соответствующие управл ющие сигналы на вход регистра состо ни  в зависимости от состо ни  (исправен-неисправен ) резервируемых блоков.

Первый и второй элементы И. первый и второй элементы ИЛИ, триггер, счетчик и обусловленные ими св зи необходимы дл  формировани  сигнала о ложном определении отказавшего блока при работе устрой- ства по алгоритму STRATUS -структуры.

На фиг. 1 представлена функциональна  схема резервируемого устройства; на фиг. 2 - таблица соответстви  входов-выходов узла задани  конфигурации и комментарии по каждому состо нию; на фиг. 3 - временна  диаграмма работы устройства.

Устройство содержит первый-четвер- тый резервируемые блоки 1-4, узел 5 задани  конфигурации, выходной регистр 6, регистр 7 состо ни , счетчик 8, выходной коммутатор 9, первый коммутатор 10 сравнени , второй коммутатор 11 сравнени , третий коммутатор 12 сравнени , четвертый коммутатор 13 сравнени , первый элемент 14срэвнени , второйэлемент 15сравнени , триггер 16, первый элемент ИЛИ 17, второй элемент ИЛИ 18, второй элемент И 19, первый элемент И 20, вход 21 синхронизации резервируемых блоков устройства, вход 22 синхронизации Контрол  устройства, вход 23 синхронизации данных устройства, выход 24 данных устройства, выход 25 состо ни  первого резервируемого блока устройства, выход 26 состо ни  второго резервируемого блока устройства, выход 27 состо ни  третьего резервируемого блока устройства, выход 28 состо ни  четвертого резервируемого блока устройства, выход 29 Отказ системы устройства.

Первый 1 - четвертый 4 резервируемые блоки предназначены дл  синхронной выдачи требуемых данных по тактовым импульсам , поступающих с первого входа синхронизации устройства. В случае исправности блоков данные на их входах идентичны .

Узел 5 задани  конфигурации предназначен дл  выработки управл ющих воздействий , управл ющих работой схемы, в зависимости от исправности (или неисправности ) того или иного резервируемого блока . Он может быть выполнен в виде ПЗУ на основе микросхемы, например, РТ416, РЕ 149 и др, серий 155, 500 (таблица кодировани  приведена на фиг. 2).

Выходной регистр 6 предназначен дл  временного хранени  выдаваемых устройством данных, регистр 7 состо ни  - дл  хранени  управл ющих сигналов, выдаваемых узлом 5 задани  конфигурации, счетчик 8 - дл  отсчета времени, в течение которого может быть выдан сигнал о ложном определении отказавшего блока при по влении первого отказа в системе, выходной коммутатор 9 - дл  коммутации выходов любого из резервируемых блоков на информационный вход выходного регистра 6.

Коммутаторы 10-13 сравнени  предназначены дл  коммутации соответственно на входы первого 14 и второго 15 элементов сравнени  выходов первого 1 или третьего 3. второго 2 или четвертого 4, третьего 3 или второго 2, четвертого 4 или первого 1 резервируемых блоков в зависимости от сигналов , поступающих на их адресные входы.

Первый 14 и второй 15 элементы сравнени  предназначены дл  вы влени  наличи  отказов в резервируемых блоках путем сравнени  данных на их выходах.

Элемент ИЛИ 18 и триггер 16 предназначены дл  запуска счетчика 8 после по влени  первого отказавшего блока.

Кроме того, элемент И/IV118 и элементы ИЛИ 17 и И 20 предназначены дл  формировани  сигнала о ложном определении первого отказавшего резервируемого блока .

Элемент И 19 предназначен дл  установки счетчика в состо ние, при котором только старший (К-й) разр д находитс  в единичном состо нии, а остальные - в нулевом , в случае по влени  сигнала о ложном определении отказавшего блока. Тем самым исключаетс  возможность повторного по влени  этого сигнала, так как, во-первых , на всех входах элемента ИЛИ 17 наход тс  нули, что приводит к по влению нул  на выходе элемента И 20, и во-вторых, единица с выхода второго разр да, поступа  на инверсный управл ющий вход счетчика, исключает возможность изменени  его состо-  ни  под воздействием тактовых импульсов.

Устройство работает следующим образом .

В исходном состо нии оба регистра 6 и 7, счетчик 8 и триггер 16 наход тс  в нулевом состо нии, т.е. во всех разр дах записаны нули. По первому тактовому импульсу. поступающему на вход 21 синхронизации резервируемых блоков устройства, все четыре 1-4 резервируемые блоки выдают данные (фиг. 3). Так как в регистре 7 состо ни  записаны только нули, выходной коммутатор 9 коммутирует на D-вход выходного регистра 6 выход первого резервируемого блока 1 (фиг. 2). А коммутаторы 10-13 сравнени  коммутируют на первый и второй входы элемента 14 сравнени  и первый и второй выходы элемента 15 сравнени  выходы первого 1, второго 2. третьего 3 и четвертого 4 резервируемых блоков (далее просто блоки) соответственно. Таким образом , происходит попарное сравнение данных с выходом первого и второго, третьего и четвертого блоков (STRATUS -структура). В случае, если несовпадение не обнаружено , на выходах элементов сравнени  - нули. Таким образом, на всех семи входах узла 5 задани  конфигурации наход тс  нулевые потенциалы: на первом входе - нуль, поступающий с выхода закрытого элемента И 20, на втором и третьем - с выхода элементов

сравнени , на четвертом - седьмом наход тс  нули, поступающие с выходов перво- го-четвертого разр дов регистра 7 состо ни . Узел 5 задани  конфигурации находитс  в нулевом состо нии (фиг. 2} в зоне I Все исправно, на его выходах - только нули.

По первому тактовому импульсу, поступающему на вход 22 синхронизации контрол  устройства, эти нули запишутс  в регистр

0 7 состо ни , ничего в нем не мен  . Очередной тактовый импульс, поступающий на вход 23 синхронизации данных устройства, запишет данные с выхода первого блока 1 в выходной регистр 6. Данные поступают на

5 выход 24 данных устройства. В таком состо нии устройство находитс  до по влени  первого отказа одного из блоков.

В случае по влени  отказавшего блока (первый отказ) на выходе первого 14 или

0 второго 15 элементов сравнени  по витс  единица. Допустим, отказал первый блок 1. Тогда на выходе первого элемента сравнени  по вл етс  единица, котора  поступает на третий вход узла 5 задани  конфигура5 ции. последний переходит в состо ние 2 зоны II Отказ первого канала (фиг. 2). На втором и шестом выходах узла 5 задани  конфигурации по вл ютс  единицы, которые по заднему фронту очередного тактово0 го импульса (фиг. 3), поступающего с входа 22 синхронизации устройства, записываютс  в первый и п тый разр ды регистра 7 состо ни . Единица с первого выхода регистра 7 состо ни  поступает на выход 25 со5 сто ни  резервируемого устройства, сигнализиру  об отказе первого блока 1. Кроме того, она поступает на адресный вход первого коммутатора 10 сравнени , коммутиру  на первый вход первого элемента 14

0 сравнени  вместо выхода первого блока 1 выход третьего блока 3. Единица п того выхода регистра 7 состо ни  поступает на адресный вход А1 выходного коммутатора 9, коммутиру  тем самым на D-вход выходного

5 регистра 6 выход третьего блока 3 (фиг. 2).

Выбор первого блока 1 отказавшим сделан условно, так как неизвестно, какой блок из первого канала ЗТРАТи5 -структуры, состо щий из блоков 1 и2, отказал. Поэтому

0 на выход устройства коммутируетс  выход блока.З из второго канала 5ТРАТу5 -струк- туры, который  вл етс  заведомо исправным .

Если выбор отказавшего блока оказалс 

5 правильным, то единица на выходе элемента 14 сравнени  исчезнет и за врем  Т ни разу не по витс . В этом случае к моменту прихода очередного тактового импульса на вход 22 синхронизации контрол  устройства единица с третьего выхода узла 5 задани 

конфигурации исчезнет, а по витс  на четвертом входе. Узел 5 задани  конфигурации переходит в режим 5 (фиг. 2), комбинаци  на его выходе не измен етс . Очередной тактовый выход с выхода 22 синхронизации контрол  устройства вновь запишет ее в регистр 7 состо ни .

Если выбор был ошибочным, то единица на выходе элемента 14 не исчезнет, но это произойдет не в любом случае. Например, если произошел отказ на одном из п-выхо- дов блока типа константного нул  (единицы ), то в случае, когда и в рабочей информации в этом разр де нуль (единица), неисправность про вл тьс  не будет. Тогда устройство будет работать, как описано выше . Но при по влении первого отказа запускаетс  счетчик 8, который отсчитывает врем  Т, которое выбираетс  таким, что отказ про витс . Запуск счетчика 8 осуществл етс  при по влении первой же единицы на выходе одного из элементов сравнени .

Единичный сигнал, пройд  через элемент ИЛИ 18, поступает на l-вход триггера и по заднему фронту импульса, который записал состо ние с узла 5 задани  конфигурации в регистр 7 состо ни . Триггер 16 переходит в единичное состо ние, деблокиру  тем самым счетчик 8. Теперь и на его пр мой управл ющий вход поступает единица . Очередной тактовый импульс с входа 22 переводит этот счетчик в состо ние 00...01, на выходе ИЛИ 17 по вл етс  единица , котора  с выхода ИЛИ 17 поступает на вход И 20, открыва  последний. Теперь, в случае, если выбор отказавшего блока был сделан неверно, единица с выхода элемента сравнени  (в данном случае с элемента 14 сравнени ) поступает через элемент ИЛИ 18 на вход теперь открытого элемента И 20, с выхода которого - на первый вход узла 5 задани  конфигурации (состо ние 3, фиг. 2). 8 этом случае единица на первом выходе узла 5 задани  конфигурации исчезает, а по вл етс  на втором выходе. Это состо ние будет зафиксировано в регистре 7 состо ни  по очередному тактовому импульсу с входа 22 синхронизации контрол  устройства , К моменту прихода очередного импульса с выхода 23 синхронизации данных устройства коммутатор 10 сравнени  вновь скоммутирует на вход элемента 14 сравнени  выход блока 1, оказавшегос  исправным , а коммутатор 11 сравнени  подключит на второй вход элемента 14 сравнени  выход блока 4, отключив отказавший блок 2. Кроме того, единица с выхода элемента И 20 поступает и на вход элемента И 19, на второй вход которого поступают импульсы с входа 23 синхронизации данных устройства . Таким образом, после записи состо ни 

3в регистр 7 состо ни  по первому же тактовому импульсу, поступающему с входа 23 синхронизации данных устройства, счетчик

8 будет переведен в состо ние 100...О путем подачи единичного потенциала на его установочные входы SK, R(K-1)R2, R1,RO. тем

самым исключаетс  по вление единицы на выходе элемента И 20 в дальнейшем. После

правильного выбора отказавшего блока единица на выходе элемента 14 сравнени  исчезнет. Переход счетчика 8 в состо ние 10...00 означает переход устройства от STRATUS -структуры к структуре 2 из 3.

Аналогичные действи  происход т при по влении един ицы при первом отказе на выходе второго элемента 15 сравнени . В этом случае узел 5 задани  конфигурации переходит в состо ни , объедин емые зоной III Отказ второго канала (фиг. 2).

Переход устройства к структуре 2 из З ь определ етс  следующим. В устройстве есть три исправных блока, выходы этих блоков контролируютс  двум  элементами

сравнени , причем выход одного из блоков подключен к входам обоих элементов сравнени . Следовательно, контролиру  наличие единицы на выходах этих элементов сравнени , можно однозначно определить

отказавший блок (зона IV Второй отказ, фиг. 2).

Рассмотрим работу устройства на примере . Пусть первым был признан отказавшим блок 1. Следовательно, к моменту по влени  второго отказа на выходах элементов 14 и 15 сравнени  была следующа  комбинаци . К входам элемента 14 сравнени  были подключены выходы третьего 3 и

второго 2 блоков, а к входам элемента 15 сравнени  - выходы третьего 3 и четвертого

4блоков (состо ние 5, фиг. 2). Допустим, произошел отказ четвертого блока 4. Тогда на выходе второго элемента 15 сравнени 

по витс  единица, а на выходе первого элемента 14 сравнени  по-прежнему будет нуль, так как сравнивает он выходы двух исправных блоков 2 и 3. Узел 5 задани  конфигурации переходит в состо ние 11

(фиг. 2). Это состо ние фиксируетс  в регистре 7 состо ни  очередным импульсом, поступающим с второго входа 22 синхронизации . Тем самым на D-вход выходного регистра б коммутируетс  выход исправного

блока 3, а на второй вход второго элемента сравнени  - выход первого блока 1. Кроме того, узел 5 задани  конфигурации переходит в состо ние 4 зоны V Дублирование. Устройство перешло к структуре дублировани .

Осталось два исправных блока 2 и 3 (дл  рассматриваемого примера), к входам первого элемента 14 сравнени  подключены выходы третьего 3 и второго 2 блоков, а к входам второго элемента 15 сравнени  - выходы третьего 3 и первого 1 блоков. Так как к одному из входов второго элемента 15 сравнени  подключен выход заведомо неисправного блока, то выход этого элемента сравнени  из рассмотрени  исключаетс , он теперь не оказывает вли ни  не работу узла 5 задани  конфигурации, состо ни  его выхода безразлично (звездочка на фиг. 2).

Таким образом, устройство находитс  в режиме дублировани  и гарантировано вы- дает верные данные на выход 24 данных до возникновени  третьего отказавшего блока . Момент возникновени  третьего отказа определ етс  по влением единицы на выходе (дл  данного примера) первого элемен- та 14 сравнени . Узел заданной конфигурации переходит в состо ние 30, это состо ние фиксируетс  в регистре 7 состо ни . На выходе 0 регистре состо ни  по вл етс  единица, котора , поступа  на инверсный управл ющий вход этого же регистра, блокирует возможностью дальнейшего изменени  его состо ни  и поступает на выход 29 Отказ системы устройства. Устройство прекращает дальнейшую работу. В регист- ре состо ни  хранитс  информаци  о двух точно известных отказавших блоках, что может пригодитьс  при необходимости отыскани  тертьего отказавшего блока в случае ремонта. При по влении тертьего отказа си- стеме безразлично, такой, выход из блоков 1-4 будет скоммутирован на D-вход выходного регистра, так как невозможно точно определить исправный блок.

Claims (1)

1. Формула изобретени 

   Резервируемое устройство, содержащее четыре резервируемых блока два блока сравнени  и выходнцй коммутатор, первый- четвертый информационные входы которого подключены к информационным выходам одноименных резервируемых блоков, входы синхронизации которых подключены к входу синхронизации резервируемых блоков устройства, отличающеес  тем, что, с целью повышени  надежности уст- ройства, в него введены первый-четвертый коммутаторы сравнени , узел задани  конфигурации , выходной регистр, регистр состо ни , счетчик времени, триггер запуска, два элемента ИЛИ и два элемента И, причем выход первого элемента И подключен к первому входу второго элемента И и к входу восстановлени  узла задани  конфигурации , первый и второй входы которого подключены к выходам одноименных блоков сравнени , выходы которых соединены соответственно с первым и вторым входами первого элемента ИЛИ, выход которого подключен к информационному входу триггера запуска и к первому входу первого элемента И, к второму входу которого подключен выход второго элемента ИЛИ входы которого подключены к информационным выходам счетчика времени, выход переполнени  которого подключен к инверсному входу строба счетчика времени, к пр мому входу строба которого подключен выход триггера запуска, а к входу установки - выход второго элемента И, второй вход которого соединен с входом синхронизации выходного регистра и подключен к входу синхронизации дан- ных устройства, вход синхронизации контрол  устройства соединен с входами синхронизации триггера запуска, счетчика времени и регистра состо ни , информационный вход которого соединен с информационным выходом узла задани  конфигурации, первый-четвертый разр ды информационного выхода регистра состо ни   вл ютс  одноименными выходами отказа устройства и подключены к управл ющим входам одноименных коммутаторов сравнени  и к одноименным входам состо ни  резервируемых блоков узла задани  конфигурации, п тый и шестой разр ды информационного выхода регистра состо ни  подключены соответственно к первому и второму управл ющим входам выходного коммутатора, а седьмой разр д информационного выхода регистра состо ни   вл етс  выходом отказа устройства и подключен к инверсному входу строба регистра состо ни , информационный выход выходного коммутатора подключен к одноименному входу выходного регистра, выход которого  вл етс  информационным входом устройства , информационные выходы первого-чет- вертого резервируемых блоков подключены к первым информационным входам одноименных коммутаторов сравнени  и к вторым информационным входам четвертого, третьего, первого и второго коммутаторов сравнени  соответственно, выходы которых подключены соответственно к первому и второму информационным входам второго и первому и второму информационным входам первого блока сравнени .

   tfj

    

   2.1,

   /рШМ75р| tfWIM ) J/jMZJJ -Й/|ХЛ7 ГГГГМ

   BQ)1№33A1AO

   п

   Я оп

   Ло-4

   тттттп

   /234 56 7

   1234561

   1Q ---D4- 36

   7

   1 г J 4 56

   НЛП

   3.1)

   п

   йие/

   (Риг. г