SU1020829A1 - Устройство дл контрол логических узлов - Google Patents

Abstract

1.УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ УЗЛОВ, содержащее генератор импульсов, счетчик, блок хранени  эталонов, h элементов сравнени  (где; П - число выводов провер емого узла), h элементов пам ти, п индикаторов , Ц блоков фиксации входов,блок управлени , п элементов И,- И переключателей . In элементов ИЛИ, причем выход генератора импульсов соединен со счетным входов счетчика, выходы разр дов которого соединены соответственно с первыми входами элементов И, вторые входы Kotopbtx соединены с первым выходом блока управлени , с первыми информационными входами переключателей , вторые информационные входы которых соединены соответственно с первыми выходами блоков фиксации входов, с выводами провер емого узла, с первыми входами элементов сравнени , выходы переключателей соединены соответственно с первыми входами элементов ИЛИ, вторые входы которых соединены соответственно с вторыми выходами блоков фиксации входов, выходы элементов ИЛИ соединены соответственно с выводами блока хранени  эталонов, с вторыми входами элементов сравнени , выходы которых соединены соответственно с информационными входами элементов пам ти, второй выход блока управлени  соединен с первыми входами бло-ков фиксации входов, вторые входы, которых соединены соответственно с выходами элеме тов И, третий выход блока управлени  соединен с третьими входами блоков фиксации входов, третьи выходы которых соединены соответственно с управЛЯЮ1ДИМИ входами переключателей, выходы элементов пам ти соединены соответственно с входами индикаторов, отличающеес  тем, что, с целью увеличени  достоверности контi рол , в устройство введен (И+1)-й индикатор, элемент И-НЕ, ц блоков (Л регистрации переключений, формироС ватель импульсов, причем установочный вход счетчика соединен с выходом формировател  импульсов, вход которого соединен с выходом элемента И-НЕ, с входом ( п+1)-г® индикатора , с управл ющими входами эле ментов пам ти, входы элементов И-НЕ соединены соответственно с выходами блоков регистрации переключений, СХ) первые входы которых соединены с tSD вторым выходом блока управлени , СО третий .выход которого соединен с вторыми входами блоков регистрации переключений, третьи входы которых соединены соответственно с третьими выходами блоков фиксации входов, выходы элементов ИЛИ соединены соответственно с четвертыми входамиблоков регистрации переключений. 2. Устройство по П.1, о т л и чающеес  тем, что блок регистрации переключений содержит

Description

два триггера, два элемента И, ограничительный резистор,причем первый вход блока соединен с нулевым входом первого триггера, с нулевым входом второго триггера, выход которого соединен с первым входом первого элемента И, второй вход которого соединен с выходом первого триггера , единичный вход которого соединен с единичным входом второго триггера, с выходом второго элемента И, первый и второй входы которого  вл ютс  соответственно вторым :и третьим входами блока, четвертый вход которого соединен с синхровходом первого триггера, с синхровходом второго триггера, информационный вход которого соединен с. информационным входом первого триггера , с первым выводом ограничительного резистора , второй вывод которого соединен с шиной электропитани  блока, выход блока соединен с выходом первого элемента И.

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  контрол  исправности логических блоков и цифровых интегральных схем. Известно устоой(;тво дл  контрол  логических блоков, содержащее генератор импульсов, счетчик, эталонный блок, элементы сравАени , элементы пам ти, индикаторы, блок обнаружени  входов и блок управлени  1.., Одн.кс устройство не обеспечивает достоверности распознавани  вход . и выходов. Наиболее близким к предлагаемому по технической сущности  вл етс  устройство дл  контрол  логических узлов, содержащее генератор импульсов , счетчик, блок хранени  эталоно элементы сравнени , 5локи пам ти, индикаторы, блоки фиксации входов, блок управлени , элементы И и ключи причем выход генератора импульсов соединен с входом сметчика, первые входы блока фиксации входов соединены с первым выходом блока управлени , первые и вторые входы блоков фиксации входов соед1Тнены соответственно с выводами контролируемого узла и блока хранени  эталонов, а также с первыми входами блоков пам  ти, вторые входы которых объединены а выходы соединены с индикаторами, первые входы элементов И соединены соответственно с группой выходов счетчика, вторые входы элементов И соединены с вторыми выходами блока управлени , с первыми входами ключе а выходы элементов И соединены с вторыми входами блоков фиксации входов, третьи входы которых соединены с третьим выходом блока управлени , вторые входы ключей соединены с первыми выходами блока фиксации входов, третьи входы ключей соединены с третьими выходами блоков фиксации вхо дов, а выходы - с вторыми входами элементов сравнени . Устройство работает по принципу сравнени  входных и выходных сигналов двух идентичных блоков - контролируемого блока и блока хранени  эталонов. На входы обоих блоков подаютс  одинаковые тестовые сигналы и проводитс  сравнение состо ний на всех выводах обоих блоков. Устройство предназначено также дл  контрол  интегральных схем, установленных на печатные платы логических блоков, при этом входными сигналами эталонной интегральной схемы  вл ютс  сигналы, снимаеj te с входов провер емой интегральной схемы 2. Однако известное устройство не позвол ет осуществить контроль логических узлов, имекщих в своем составе элементы пам ти, т.е. проверку поледовательностных схем. На выходах последовательHocTf x схем до подачи на их установочные входы специальных сигналов может произвольно присутствовать любое логическое состо ние. В известном устройстве как при контроле логических блоков, так и при проверке микросхем, установленных на печатные платы, не предусмотрена подача специальных установочных сигналов на входы контролируемого блока :и блока хранени  эталонов до начала контрол , т.е. до включени  блоков пам ти элементов сравнени . Поэтому при ислользовании данного устройства дл  контрол  логических узлов, имеющих в своем составе последовательностные схемы,будет происходить ошибочна  браковка исправных логических узлов по тем выходам, первоначальные логические состо ни  которых будут не совпадать.

изобретени  - повышение достоверности контрол . Поставленна  цель достигаетс  тем что в устройство дл  контрол  логических узлов, содержащее генератор импульсов, счетчик, блок хранени  эт лонов,п элементов сравнени  (где ц - число выводов провер емого узла) П элементов пам ти, п индикаторов, И блоков (Ии входов,блок управ лени , п элементов И, п переключателей , ri элементов ИЛИ, причем выход генератора импульсов соединен со счетным входом счетчика, выходы разр дов (которого соединены соответственно с первыми входами элементов И, вторые входы которых соединены с первым выходом блока управлени , с первыми информационными входами переключателей, вторые информациойнь е входы которых соединены соответственно с первыми выходами блоков . фиксации входов, с выводами провер емого узла, с первыми входами элемен тов сравнени , выходы переключателей соединены соответственно с первыми входами элементов ИЛИ, вторые входы которых соединены соответственно с вторыми выходами блоков ксации «ходов i выходы элементов ИЛИ соеди )ны соответственно с выводами блока хранени  эталонов, с вторыми вхсдами элементов сравнени , выходы которых соединены соответственно с информационными входами элементов пам  ти второй выход блока управлени  соединен с первыми входами блоков фиксации входов, вторые входы которых соединены соответственно с выходами элементов И, третий выход блока управлени  соединен с третьими входами блоков фиксации входов,треть выходы которых соединены соответственно с управл ющикм входами переключателей , выходы элементов пам ти соединены соответственно с входами индикаторов, введен (1:1Ч-1)-й индикатор , элемент И-НЕ, п блоков регистрацг и переключений, формирователь импульсов, причем установочный, вход счетчика соединен с выходом формировател  импульсов, вход кото-; рого соединен с выходом элемен , та И-НЕ, с входом{п+1)-го индикатора , с управл ющими входами элементов пам ти, входы элементов И-НЕ Q соединены соответственно с выхо . дами блоков регистрации переключений, первые входы которых соединены с вторым выходом блока управлени , третий :выход которого соединен с вторыми входами блоков регистрации переключении, третьи входы которых соединены соответственно с третьими выходами блоков фиксации входов, выходы элементов ИЛИ соединены соответственное четвертыми .ходами блоков регистрации переключений. Блок регистрации переключений содержит два триггера, два элемента И, ограничительный резистор, причем первый вход блока соединен с входом первого триггера, с нулевым входом второго триггера, выход которого соединен с первым входом первого элемента И, второй вход которого соединен с выходом первого триггера , единичный вход которого соединен с единичным входом второго триггера , с выходом второго элементаИ, .первый и второй входы которого  вл ютс  соответственно вторым и третьим входами блока, четвертый вход которого соединен с синхровходом jnepBoro триггера, с синхровходом второго триггера, информационный вход которого соединен с информационным входом первого триггера, с первым выводом ограничительного резисторе, второй . выво которого соединен с шиной электропитани  блока, выход блока соединен с выходом первого элемента И. На фиг. 1 представлена схемапредлагаемого устройства; на фиг,2 схема блока регистрации переключений; на фиг. 3 и ч - .временные диа- граммы, по сн ющие работу блока регистрации переключений. Устройство содержит генератор 1 импульсов, счетчик 2, провер емый узел 3. блок k хранени  эталонов элемент 5 сравнени , элемент 6 лам ти , индикатор 7, блок 8 фиксации входов, блок 9 управлени , содержаний переключатель 10, формирователь П запуска, переключатель 12. Кроме того , устройство содержит элемент 13, переключатель И, блок 15 регистрации переключений, элемент И-НЕ 1, индикатор 17, формирователь 18 импульсов , элементы ИЛИ 19, резистор 20, триггер 21 и 22, элемент И 23 и 2 Устройство работает по принципу сравнени  входных и выходных сигнало двух идентичных блоков - провер емог узла 3 и блока 4 хранени  эталонов. Устройство имеет два режима работы первый соответствует контролю уэлов второй - контрол микросхем, установ ленных нз печатных платах. Дл  обеспечени  возможности контрол  ких узлов, имеющих В своем составе последовательностные схемы, требующие первоначальной установки, в уст ройстве; предусмотрена задержка включени  элементов пам ти элементов сра нени  на врем , необходимое дл  осуществлени  начальной установки провер емого узла и блока хранени  Эталонов по всем входам. Первоначально все элементы пам ти блоков 6,8 и 15 устанавливаютс  в нулевое состо ние, соответствующее oтcyтctвию в индикаторах 7,закрытию перек/йочате лей И, запрещению прохождени  тесто вых сигналов от счетчика 2 через эле менты И 13 и блоки 8 фиксации входов на выводы провер емого узла. Устройство работает следущим образом . Переключателем 10 запускаетс  формирователь 11 импульсов, открывающий блоки S фиксации входов, которы определ ют выводы блока Ц хране( эталонов, соответствущие входам блока, включают блоки 15 регистрации переключе ний, соответствующие входам блока 4 Хранени  эталонов, устанавлива  их в нулевое состо ние, откл 7чают блоки 15 регистрации переклю чений, соответствующие выходам блока k хранени  эталонов, устанавлива  их в единичное состо ние, а также, а зависимости от режима работы, либо начинают передавать тестовые сигналы от счетчика 2 через элементы И 13 на входы провер емого узла 3 и блока 4 хранени  эталонов, либо во втором режиме открывают переключатели 14, соответствующие входам блока хранени  эталонов, что обеспечивает передачу сигналов с входов провер емого у.ла 3 на входы блока 4 хранени  эталонов. Включенные блоки 15 регистрации переключений, соответствующие входам блока 4 хранени  эталонов, выходными сигналами (низкий уровень) будут сохран ть на выходе элемента И-НЕ 16 высокий уровень , поступающий на установочные входы элементов 6 пам ти и удерживаюи1ий их в исходном состо нии,-соответствующем отсутствию свечени  индикаторов 7. Блоки 15 регистрации переключений построены таким образом, что каждый из них будет отключатьс  только в том случае, если вывод блока 4 хранени  эталонов  вл етс  выходом , или если на нем (вход блока) будут зарегистрированы перек/вочени  сигналов из низкого логического уровн  в высокий и из высокого логического уровн  в низкий. После того,как на всех входах блока 4 хранени  эталонов произойдет перек/ очение, т.е. / осуществитс  подача сигналов на все возможные установочные входы провер емого узла 3 и блока 4 хранени  . эталонов, все блоки 15 регистрации переключений отклочатс , на их выходах установ тс  высокие логические уровни, а на/выходе элемента И-НЕ установите низкий логический уровень, который, поступа  на установочные входы блоков 6 пам ти, разрешает их вк/ очение сигналами с выхо дов элементов 5 сравнени . Таким образом , сигнал низкого логического уровн  на выходе элемента И-НЕ разрешает начало сравнени  входных и выходных сигналов провер  емого узла 3 и блока 4 хранени  эталонов,при его по влении загораетс  индикатор 17 и запускаетс  формирователь 18 . импульссю. Формирователь 18 импульсов , вырабатыва  на своем выходе импульс сброса, осуществл ет установку счетчика 2 в исходное состо ние , тем самым обеспечива  полноту тестовых сигналов, вырабатываемых счетчиком 2. Элейенты 5 сравнени  в обоих режимах сравнивают сигналы на выводах 3 и 4 и в случае несовпадени  выдают сигналы на соответствующий блок 6 пам ти, который в этом случае устанавливаетс  в состо ние , соответствупщеё свечению индикатора 7 8 случае, если провер емый узел исправен, то в конце проверки, длительность которой задаетс  формирователем 11 запуска, ни один из индикаторов 7 не светитс , если провер емый узел 3  вл етс  неисправным,то а конце проверки, в зависимости от характера неисправности, В1)1свечивает :с  определенна  комбинац«4Я индикаторов 7.Временные диаграммы по сн ющие работу блока регистра цйи .переключений представлены на фиг. 3( выводом блока А хранени  эталонов  вл етс  выход блока и на нем присутствует низкий логический уровень) и на фиг.4 - выводам йпока k хриашени  эталонов  вл етс  вхед . Блоки 15 регистра ии гшркшшачений (фиг,2) работаю с ва чадим образом . Ecim выводом блежа4 т ранени  эталонов  вл етс  выабе ц блока, (фиг.3), на входов 3 блока 15 регист рации переключений будет в сегда при сутствовать ВЫСОК 4Й ДОГЙЧ@&КИЙ уровень, поэтому Поступаш|ие на вхо 2 блока 15 импульсы установ т триггеры 21 и 22 в едини чное состо ние и на выходе блока 15 регистрации переключений будет прису 1 твовать высокий, логический уровень.. Если выводом блока 4 хранени  эталонов Явл етс  вх(Эд .блока .|фиг. то на входе 3 блока 15 регистрации переключений -произойдет переключени из:высокого логического состо ни  в низкое, тогда второй импульс уста новки, поступающий на вход 2 15 регистрации переключений, не про дет на единичный вход триггеров 21 22 и дну останутс  в нулевом состо нии . Триггеры 21 и 22 останутс  в нулевом состо нии, пока не произойдет переключени  по входу синхронизации (вход 4 блока регистрации переключений ,  вл ющийс  одновременно входом блока хранени  эталонов). 98 Триггер 21, имеющий в-х€ 3 wxpimmзации по от1)И1(ательмому фром1Г у им пульса, переключитс  стри смене состо ни  на входе 4 из высокого логического уровн  в низкий. Триггер 21, имеющий fход синхронизации по положительному фронту импульсов, переключитс  при смене состо ни  на входе 4 блока 15 из Низкого логического уровн  в высокий. Положительный потенциал на выходе блока 15 регистрации переключений по витс  только после переключени  обоих триггеров 21 и 22 из нулевого в единичное состо ние. Таким образом, единичный потенциал на выходе блоков 15 регистрации переключений устанав ливаетс  только в тех случа х, если вывод блока-,4 хранени  эталонов  г л етс  в ь -вур|р« блока, или если на нем { моузклщ да: положительный или отрицат-еньнв ш пульс , который одн@в1рейвнно  ажмй с  импульсом установка р  входа контролируемого блока и блока хранени  эталонов. Предлагаемое устройство Позвол ет осуществить контроль и локализацию неисправностей логических узлов,имеющих в своем составе не только комбинационные , но и последовательностные схемы. Это достигаетс  тем, что до начала сравнени  сигналов прозе-р емого узла и блока хранени  эталонов производитс  начальна  установка вход щих в их состав элементов пам ти, дл  чегоVB устройство введены блоки регистрации переключений, элемент И-НЕ, индикатор иформирова40 тель импульсов с соответствующими .св з ми.

Ф  

u./

5г/г 2

-ik

Claims (2)

1. '1.УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ УЗЛОВ, содержащее генератор импульсов, счетчик, блок хранения эталонов, h элементов сравнения (где! п - число выводов проверяемого узла), П элементов памяти, п индикаторов, И блоков фиксации входов,блок управления, п элементов И,- И переключателей, П элементов ИЛИ, причем выход генератора импульсов соединен со счетным входов счетчика, выходы разрядов которого соединены соответственно с первыми входами элементов И, вторые входы которых соединены с первым выходом блока управления, с первыми информационными входами пе реключателей, вторые информационные входы которых соединены соответствен но с первыми выходами блоков фиксации входов, с выводами проверяемого узла, с первыми входами элементов сравнения, выходы переключателей соединены соответственно с первыми входами элементов ИЛИ, вторые входы которых соединены соответственно с вторыми выходами блоков 'фиксации входов, выходы элементов ИЛИ соединены соответственно с выводами блока хранения эталонов, с вторыми входами элементов сравнения, выходы которых: соединены соответственно с информационными входами элементов памяти, второй выход блока управления соединен с первыми входами блоков фиксации входов, вторые входы, которых соединены соответственно с выходами элементов И, третий выход блока управления соединен с третьими входами блоков фиксации входов, третьи выходы которых соединены соответственно соуправляющими входами переключателей, вы ходы элементов памяти соединены соответственно с входами индикаторов, отличающееся тем, что, с целью увеличения достоверности конт роля, в устройство введен (Ц+1)-й индикатор, элемент И-НЕ, и блоков регистрации переключений, формирователь импульсов, причем установочный вход счетчика соединен с выходом формирователя импульсов, вход которого соединен с выходом элемента И-НЕ, с входом ( η+1)-га индика тора, с управляющими входами элементов памяти, входы элементов И-НЕ‘ соединены соответственно с выходами блоков регистрации переключений, первые входы которых соединены с вторым выходом блока управления, третий выход которого соединен с вторыми входами блоков регистрации переключений, третьи входы которых соединены соответственно с третьими выходами блоков фиксации входов, выходы элементов ИЛИ соединены соответственно с четвертыми входами'блоко8 регистрации переключений.
2. 2. Устройство по п.1, о т л и *· чающееся тем, что блок регистрации переключений содержит >

   два триггера, два элемента И, ограничительный резистор,причем первый вход блока соединен с нулевым входом первого триггера, с нулевым входом второго триггера, выход которого соединен с первым входом первого элемента И, второй вход которого соединен с выходом первого триггера, единичный вход которого соединен с единичным входом второго триггера, с выходом второго элемента И, первый и второй входы кото рого являются соответственно вторым и третьим входами блока, четвертый вход которого соединен с синхровходом первого триггера, с синхровхо· дом второго триггера, информационный вход которого соединен с информационным входом первого триггера’, с первым выводом ограничительного резистора, второй вывод которого соединен с шиной электропитания блока, выход блока соединен с выходом первого элемента И.