SU1302220A2 - Устройство дл функционально-параметрического контрол логических элементов - Google Patents

Abstract

Изобретение относитс  к контрольно-измерительной технике, может быть использовано дл  контрол  логических элементов, например микросхем и плат с микросхемами, и  вл етс  доСлЭ ND ND КЗ

Description

прлнительным к авт.св. № 1140065. Целью изобретени   вл етс  повьшение достоверности параметрического контрол . Дл  достижени  цели в известт ное устройство введены коммутатор 26, двухканальный стробируемый компаратор 27 напр жени , формирователь 28 импульсов стробировани  двухканаль- ного компаратора напр жени , блок 29 задани  граничных уровней выходных сигналов , образованы новые функциональные св зи.Дл  обеспечени  достаточно точного сравнени  уровней выходных.

Изобретение относи тс  к контрольно-измерительной технике и может быть использовано дл  контрол  логических элементов, например микросхем, и плат с микросхемами, и  вл етс  усовершен- ствованием устройства по авт.св. № 1140065.

Цель изобретени  - повышение достоверности параметрического контрол 

На фиг.1 приведена структурна  схема устройства; на фиг.2 - структурна  бхема известного блока управлени  и св зи последнего с другими блоками устройства.

Устройство содержит генератор 1 импульсов, делитель 2 частоты, первый счетчик 3, дешифратор 4, первые 5.1-5.П и вторые 6.1-6.т формирователи логических уровней, первый коммутатор 7, мультиплексор 8, сигнатурный анализатор 9, второй счетчик 10, RS- тригг.ер 11, третий счетчик 12, блок 13 управлени , программируемый источник 14 питани , датчик 15 тока

потреблени , компаратор 16 тока по- треблени , анализатор 17 неисправности , блок 18 нагрузок.

Блок 13 управлени  содержит формирователь 19 сигналов сброса, формирователь 20 сигналов управпенн , фор- мирователь 21 импульсов записи, программатор 22 источника питани , индикатор 23 и элемент ИЛИ 24.

Кроме того, показан (фиг.,1) контролируемый логический элемент 25, второй коммутатор 26, двухканальный стробируемый компаратор 27 напр жесигналов контролируемого логического элемента с граничными значени ми, поступающими с выходов блока 29, в качестве компаратора 27 может быть использована микросхема К521 СА1, входной ток которой менее 10 мкА, а в качестве коммутатора 26 - микросхема К 591 КН 1. В устройстве осуществл етс  контроль уровней выходного напр жени  логического нул  и логической единицы, что приводит к существенному повышению достоверности п а- раметрическогс5 контрол . 2 илни , формирователь 28 импульсов стробировани  двухканального компаратора напр жени  и блок 29 задани  гранич-- ных уровней .выходных сигналов.

Счетные входы ( делител  2 частоты и второго счетчика 10 подключены к выходу генератора 1 импульсов. Счетный вход первого счетчика 3, второй вход блока 13 управлени , S-вход RS-триггера и вход формировател  28 импульсов стробировани  подключены к выходу делител  2 частоты. Входы дешифратора 4 через первый коммутатор 7 подключаютс  к соответствук цим разр дным выходам первого счетчика 3. Совместимые и несовместимые входы контролируемого логического элемента 25 через коммутатор 7 и соответственно первые 5.1-5.П и вторые 6.1-6.т формирователи логических уровней подключаютс  к выходам первого счетчика 3 и дешифратора 4.

Выходы контролируемого логического элемента 25 через первый коммутатор 7 соединены с входами блока 18 нагрузок и с информационными входами мультиплексора 8 и второго коммутатора 26.

Адресные входы мультиплексора 8 и второго коммутатора 26 через первый коммутатор 7 подключ-аютс  к соответствующим выходам первого счетчика 3. Выход мультиплексора 8 соединен с первым информационным входом сигнатурного анализатора 9.

Выход RS-триггера 11 соединен с синхровходом сигнатурного анализато

313

pa 9 и блокирующим входом второго счетчика 10, соединенного выходом переполнени  с R-входом RS-триггера 11, информационными входами - с третьими выходами блока 13 управлени , который соединен первым выходом с установочными третьего счетчика 12 и анализатора 17 неисправности , вторыми выходами - с блокирующими входами делител  2 частоты, третьего счетчика 12 и анализатора 17 неисправности , четвертым выходом - с стро бирующим входом анализатора 17 неисправности , п тыми выходами - с управл ющими входами программируемого ис- точника 14 питани . Первые входы блока 13 управлени  подключены к выходам третьего счетчика 12. Счетньй вход третьего счетчика 12 и старт

стопньй вход сигнатурного анализатор 9 через коммутатор 7 подключаетс  к соответствующему выходу счетчика 3. Выходы сигнатурного анализатора 9 соединены с первыми информационными входами анализатора 17 неисправности вторые информационные входы - с шестыми выходами коммутатора 7 (в данно случае коммутатор 7 выполн ет роль задатчика эталонной сигнатуры). Седьмой выход коммутатора 7 соединен с первым входом компаратора 16 тока потреблени  (на коммутаторе 7 задаетс  граничное значение тока потреблени ) . Выход компаратора 16 соедине с вторым информационным входом анапи затора 17 неисправности, а второй вход через датчик 15 тока потреблени  - с общей шиной устройства и непосредственно с одним из выходов программируемого источника 14 питани , соединенного вторым выходом с клеммой дл  подключени  вывода питани  контролируемого логического элемента 25.

Выход второго Коммутатора 26 соединен с вторыми входами двухканаль- ного стробируемого компаратора 27 напр жени , первые входы которого соединены с выходами блока 29 задани  граничных уровней выходных сиг налов, а вход стробировани  - с выходом формировател  28 импульсов стробировани .

Устройство работает следующим об- разом.

Перед началом работы с помощью элементов коммутации, например перемычек на сменном коммутаторе 7, кно .

5 О - 25

30

ми , н -35

50

204

печных переключателей, потенциометров или сменных резисторов, вход щих в блоки 13 и 29, задаютс  необходимые дл  контрол  данного типа логических элементов соединени  блоков устройства , эталонна  сигнатура, поступающа  на вторые информационные входы анализатора 9, граничные значени  задержки распространени  сигнала элемента 25, граничное значение тока потреблени  по цепи питани  и граничные значени  уровней выходных сиг- .налов.

Совместимые входы контролируемого логического элемента 25 подключаютс  на коммутаторе 7 через формирователи 5.1-5.П непосредственно к выходам счетчика 3, несовместимые входы (т.е., така  группа входов, на которые, например , недопустимо подавать одновременно нуль), если они имеютс , подключаютс  через формирователи 6.1- 6.т к выходам дешифратора 4.

Если, например, количество информационных входов мультиплексора 8 2 (это значит, что количество адресных входов мультиплексора 1 и что количество выходов элемента 25 должно быть не более 2 ) и если конкретный тип элемента 25 имеет i совместных входов, то при помощи соммутатора 7 входы элемента 25 через формирователи 5 можно подключить к первым i- разр дам счетчика 3, адресные входы мультиплексора - к разр дам i + 1, i+2,...,i+l, старт-стопный вход сигнатурного анализатора 9 и счетный вход счетчика 12 - k одному и тому же разр ду i + 1 + 1 того же счетчика

Дп  пуска устройства на вход блока 13 подаетс  сигнал, обеспечивающий через формирователь 19 сброс в исходное состо ние анализатора 17 неисправности и счетчика 12, в св зи с чем с вторых выходов блока 13 (с выхода элемента 24 и второго выхода .формировател  20) на блокирующие ды делител  2 частоты, счетчика 12 и анализатора 17 поступают сигналы, разрешающие работу устройства.

После запуска по одному и тому же фронту каждого выходного импульоа делител  2 частоты добавл етс  единица в счетчик 3, устанавливаетс  в состо ние 1 триггер 11 и стробируетс  формирователь 21, записывающий код, соответствующий допустимому (гранич

ному) значению задержки сигнала, в счетчик 10, ,

Изменением выходного кода счетчика 3 осуществл етс  полный перебор стимулирующих входных воздействий на входах элемента 25.

Дешифратор 4 обеспечивает задание на несовместимые входы элемента 25 воздействий в необходимые fio временной диаграмме моменты времени. Фор- мирователи 5.1-5.П и 6.1-6.тп формируют необходимые уровни входных сигналов дл  элемента 25 в зависимости от управл ющих сигналов на их входах . Если к входам логического эле- мента 25 подключены i младших разр дов счетчика 3, полный цикл стимул ции элемента 25 составит 2 различны воздействий. При этом в первом цикле стимул ции на выходах разр дов i + 1, i+2,...,i+l счетчика 3 логический О. В св зи с этим на адресные входы мультиплексора 8 поступает код 00...О, что приводит к подключению первого выхода элемента 25 к входу анализатора 9. При последующ11х циклах стимул ции код, поступающий на адресные входы мультиплексора 8, воз раста  каждый раз на единицу, принимает все значени  от 00-... 01 до 11...1, что приводит к последовательному подключению всех выходов элемента 25 к входу сигнатурного анализатора 9.

Полученный таким образом на входе анализатора 9 последовательный код по заданному фронту импульса, поступающего на синхровход с выхода триггера 11, преобразуетс  в анализаторе 9 в шестнадцатиразр дную двоичную сигнатуру, характеризующую все выходы элемента 25 по всем входным воздействи м . Количество циклов стимул ции элемента 25, определ емое про- должительностью окна (логического О) на старт-стопном входе анализа-тора 9, подключенном к разр ду i+1+l счетчика 3, при этом не меньше числа выходов элемента 25.

Положение заднего фронта синхроимпульса определ етс  кодом, записываемым в счетчик 10, и задаетс  при каждом очередном воздействии срабатыванием триггера 11 и счетчика 10, Этим обеспечиваетс  контроль задержки распространени  сигнала элемента 25 следующим образом. Одновременно с добавлением единицы в счетчик 3

5

5 0

. 0

5

дополнительный код допустимой задержки записываетс  в счетчик 10, а триггер 11 устанавливаетс  в состо ние 1. До тех пор, пока на блокирующий вход счетчика 10 поступает сигнал 1, счетчик 10 считает импульсы, поступающие на его вход от генератора 1, дополн   код, записанный в счетчик 10. По импульсу переполнени  счетчика 10 триггер 11 переключаетс  в состо ние О, в св зи с чем счетчик 10 останавливаетс  . Переходом выходного сигнала тригерра 11 из состо ни  .1 в состо ние О разрешаетс  (синхронизируетс  и стрббируетс ) работа анализатора 9. Если за врем  дополнени  счетчика 10 до максимального кода 11 ... 1 элемент не успел сформировать на каком-нибудь из своих выходов соответствующий данному входному воздействию логический уровень, т.е. он не годен по быстродействию, то сигнатура , полученна  в анализаторе 9, не совпадает с эталонной.

Указанна  последовательность ра.бо - ты обеспечийает функциональньй контроль и контроль задержки распространени  по заданному пределу допустимых значений последовательно по каждому выходу элемента 25 дл  каждого входного воздействи .

После получени  первой суммарной сигнатуры элемента 25 по всем его выходам сигнал, поступающий с разр да i +1 +1 счетчика 3 на старт- стопный вход анализатора.9, измен етс  с логического О на 1. В результате формирователь сигнатур анализатора 9 останавливаетс , полученна  сигнатура сравниваетс  с эталонной и переписываетс  из формировател  сигнатур в регистр индикации, после чего автоматически формирователь сигнатур сбрасываетс . Когда на старт- стопном входе анализатора 9 и счетном входе счетчика 12 по вл етс  вновь логический О, в счетчик 12 добавл етс  единица и начинаетс  новый цикл работы устройства: формируетс  нова  сигнатура, котора  при состо нии 1 на старт-стопном входе в анализаторе 9 сравниваетс  с эталона ной сигнатурой. Результат сравнени  поступает на первый информационный вход анализатора 17 неисправности, который в сИучае неравенства указанных сигнатур по стробирующему сигналу , поступающ ему с четвертого выхода

блока 13, вьщает сигнал Брак на индикацию, на выход устройства и на элемент 24 блока 13. Сигнал Брак через элемент 24 передаетс  на блокирующие входы делител  2 и счетчика 12, останавлива  дальнейшую работу устройства.

После многократного повторени  цикла получени  сигнатуры элемента 25, которое производитс  дл  .повышени  достоверности результата контрол  (при различных значени5гх питани  элемента 25), когда выходной код счетчика 12 будет равен заданному коду, на втором выходе формировател  20, настроенном на этот код, по вл етс  сигнал Конец, останавливающий через элемент 24 делитель 2 и счетчик 12 и разрешающий анализатору .17 вьдать сигнал Годен на индикацию и выход устройства. Код допустимой .задержки распространени  сигнала в элементе 25, записьшаемый из формировател  21 в счетчик 10, может быть сформирован, например, кнопочным переключателем , вход щим в состав формировател  21, лли формироватьс  (различной величины) в соответствии с выходным кодом счетчика 12. Б последнем случае имеетс  возможность измерени  задержки распространени  сигналов в элементе 25, так как величина этого кода может уменьшатьс  от одногд цикла получени  сигнатуры к другому, пока анализатор 17 не даст результат Брак. При этом код измеренной величины задержки высвечиваетс  индикатором 23.

Возможность записи при помощи формировател  21 в счетчик 10 кода допустимой задержки в зависимости от выходного кода счетчика 12 (при соответствующей коммутации старт-стопного входа анализатора 9 и счетного входа счетчика 12 к выходам счетчи- ка 3) позвол ет осуществл ть контроль задержки по каждому выходу элемента 25 в отдельности с заданием собственных допустимых значений задержки . I

Устройство обеспечивает в процесс

получени  каждой очередной сигнатуры в анализаторе 9 изменение напр жени  птани  элемента 25.Величина напр жени  питани  задаетс  в том или ином цикле в зависимости от выходного кода счет чика 12, в соответствии с которым программатор 22 задает соответствую т . to

3022208

щие сигналы на управл ющие входы про граммируемого источника 14 питани .

Если фактическое значение тока потреблени  элемента 25, поступающее на один из входов компаратора 16 с датчика 15, превысит граничное значение , поступающее с коммутатора 7 на другой вход, на выходе компаратора 16 по вл етс  сигнал негодности, который поступает на второй информационный вход анализатора 17, формирующий сигнал Брак, поступающими на индикацию и останавливающий (через элемент ИЖ 24) устройство. Так как входы программатора 22 подключены к группе выходов счетчика 12, индикатор 23 при этом показывает, при каком напр жении питани  ток потреблени  превысил заданное граничное значение .

Так же, как последовательньш код с выхода мультиплексора 8 поступает на первый информационный вход сигнатурного анализатора 9,на вторые информационные входы двухканального компаратора 27 поступает последовательный код с выхода второго коммутатора 26 (подключаютс  последовательно первый, второй и т.д. выходы контролируемого логического элемента в соответствии с изменением информации на адресных входах).

На двухканальном компараторе 27 происходит сравнение поступающей информации с граничными уровн ми логического О и 1. Если к моменту стробировани  уровень входного сиг- нала, поступающего с выхода коммутатора -26, больше заданного граничного уровн  логического О и в то же врем  меньше заданного уровн  логической 1 (другими словами, уровень сигнала не соответствует ни логичес20

25

30

35

40

кому о, ни логической 1), то с выхода компаратора 27 на третий информационный вход анализатора 17 неисправности поступает сигнал Брак,- который (точно так же, как и в случае отличи  полученной сигнатуры от эталонной или когда ток потреблени 

больше нормы) поступает на выход устройства и на индикацию.

Дл  обеспечени  достаточно точного сравнени  уровней выходных сигна- лов контролируемого логического элемента с граничными значени ми, поступающими с вькодов блока 29, в качестве двухканального компаратора 27 может быть использована микросхема

К521СА1, входной ток которой менее 10 мкА, а в качестве коммутатора 26- микросхема К591КН1, номинальное сопротивление канала которой составл ет 300 Ом.

В этом случае падение напр жени  на открытом ключе не превышает 300 х10 В 3 мВ, что укладываетс  в допустимую погрешность измерени .

Таким образом, в предлагаемом устройстве нар ду с контролем функционировани  при различных уровн х входных сигналов и измен ющемс  напр жении питани , контролем задержки распространени  сигнала и тока потреблени  логического элемента осуществл етс  контроль уровней выходного напр жени  логического О и логической 1, что, в конечном счете , приводит дополнительно к существенному повышению достоверности параметрического контрол .

Claims (1)

1. Формула изобретени 

   Устройство дл  функционально-параметрического контрол  логических

   Редактор Н.Тупица

   iput2

   Составитель М.Хаенко

   Техред Л.Сердюкова Корректор А.Ильин

   Заказ 1214/45 Тираж 731 Подписное ВНИИПИ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

   Производственно-полиграфическое предпри тие, г.Ужгород, ул,Проектна , 4

   O

   элементов по авт.ев, № 1140065, отличающеес  тем, что, с целью повышени  достоверности параметрического контрол , в него введен второй коммутатор, двухканальный стро- бируемый компаратор напр жений, формирователь импульсов стробировани , блок задани  граничных уровней выходных сигналов, выходы которого соединены с соответствующими первыми входами двухканального стробируемого компаратора напр жений, второй вход которого соединен с выходом второго коммутатора, вход стробировани  двухканального стро бируемого компаратора напр жений через формирователь импульсов стробировани  соединен с выходом делител  частоты, выход двухканального стробируемого компаратора 0 напр жений соединен с третьим информационным входом анализатора неисправностей , информационные и адресные входы второго коммутатора соединены соответственно с третьими и четвертыми выходами первого коммутатора,

   5