лируемого логического элемента, вторые входы коммутатора св заны через соответствующие первые и вторые формирователи логических уровней соответственно с выходами первого счетчика и дешифратора управл ющие входы первых и вторых формирователей логических уровней соединены с соответствующими входными клеммами устройства.
2. Устройство по П.1, отличающеес тем, что блок управ лени содержит формирователь сигнала сброса, формировлтель сигналов управлени , формирователь импульсов записи, программатор источника питани , индикатор и элемент ИЛИ, выход которого соединен с одним из вторых выходов блока, первьй вход с п тым входом блока, второй вход с другим вторым выходом блока и первым вьгходом формировател сигналов управлени , второй выход которого соединен с четвертым выходом блока, первые входы - с четвертыми входами блока, а вторые входы с входамииндикатора и первыми входами блока, перва группа которых соединена с входами программатора источника питани , втора группа - с информационными входами формировател импульсов записи, синхровход которого соединен с вторым входом блока, а выходы - с третьим выходами блока, соединенного третьим входом с входом формировател сигнала сброса, выход которого соединен с первым выходом блока.
Изобретение относитс к контрольно-измерительной технике и может быть использовано дл контрол логических элементов, например, микросхем и плат с микросхемами. Известно устройство дл контрол схем цифровых вычислительных .машин содержащее блок ввода, регистр задани и хранени информации, коммутатор , блок сравнени , компаратор, блок управлени и блок эталонов О. Недостатки известного устройства его сложность и ограниченные функциональные возможности вследствие отсутстви динамического контрол . Наиболее близким техническим решением к изобретению вл етс уст ройство дл функционсшьно-параметри ческого контрол логических элементов , содержащее генератор импульсов первьй счетчик, коммутатор, соедине ньй первыми выводами с выходами пер вого счетчика, вторыми выводами с клеммг1ми дл подключени выводов контролируемого логического элемента , дешифратор,, соединенньй входами с третьими выводами коммутатора, мультиплексор, соединенньй информационными и адресными входами соответственно с четвертыми и п тыми вывод ми коммутатора и сигнатурньй анализатор , соединенньй первым информационным входом с выходом мультиплексора 2 . Недостатком известного устройства вл етс низка достоверность контрол из-за невозможности контрол динамических параметров и тока потреблени и невозможности автоматического изменени .напр жени питани в процессе -контрол . Цель изобретени - повышение до- стоверности контрол . Поставленна цель достигаетс тем, что в устройство дл функционально-параметрического контрол логических элементов, содержащее генератор импульсов, первый счетчик , коммутатор, соединенньй первыми входами с выходами первого счетчика , первыми выходами - с клеммами дл подключени выводов контролируемого логического элемента, дешифратор, соединенньй входами с вторыми выходами коммутатора, мультиплексор , соединенньй информационными и адресными входами соответственно с третьими и четвертыми выходами коммутатора , и сигнатурньй анализатор, соединенньй первым информационным входом с вьгходом мультиплексора, введены делитель частоты, второй И третий счетчики, первые и вторы формирователи логических уровней, RS-триггер, программируемый источни питани , датчик тока потреблени , компаратор, анализатор неисправност блок нагрузок и блок управлени , с диненный первым выходом с установоч ными входами третьего счетчика и анализатора неисправности, вторыми выходами. - с блокирующими входами делител частоты, третьего счетчика и анали атора неисправности, третьими выходами - с информационными входами второго счетчика, чет вертым выходом - со стробирующим .входом анализатора неисправности, п тыми выходами - с управл ющими входами программируемого источника питани , первь1ми входами - с выходами третьего счетчика, вторым входом - с выходом делител частоты, счетным входом первого счетчика и S-входом RS-триггера, выход которого соединен с синхровходом сигнатурного анализатора и блокирующим входом второго счетчика, соединенного выходом переполнени с R-BXOдом RS-триггера, счетным входом с выходоч генератора импульсов и счетным входом делител частоты, тые выходы коммутатора соединены с счётным входом третьего счетчика и старт-стопным входом сигнатурного анализатора, выходы которого соединены с первыми информационньти входами анализатора неисправности, вторые информационные входы - с шес тыми выходами коммутатора, соединенного третьими выходами с входами блока нагрузок, седьмым выходом - с первым входом компаратора, выход которого соединен с вторым информационным входом анализатора неисправ ности, а второй вход через датчик т ка потреблени - с общей шиной устройства и непосредственно - с одним выходом программируемого источника питани , соединенного вторьм выходом с клеммой дл . подключени в вода питани контролируемого логиче кого элемента, вторые входы коммутатора св заны через соотвётствукнци первые и вторые формирователи логических уровней соответственно с выходами первого счеучика и дешифратора , управл ющие входы первых и вторых формирователей логических уровней соединены с соответствукнцими входными клеммами устройства. 65 Блок управлени содержит формирователь сигнала сброса, формирователь сигналов управлени , формирователь импульс.ов записи, программатор источника питани , индикатор и элемент ИЛИ, выход которого соединен с одним из вторых выходов блока, первый вход - с п тым входом блока, второй вход - с другим вторым выходом блока и первым выходом формировател сигналов управлени , второй выход которого соединен с четвертым выхо дом блока, первые входы - с четвертыми входами блока, а вторые входы с входами индикатора и первыми входами блока, перва группа которых соединена с входами программатора источника питани , втора группа - с информационными входами формировател импульсов записи, синхровход которого соединен с вторым входом блока, а выходы - с третьими выходами блока, соединенного третьим входом с входом формировател сигнала сброса, выход которого соединен с первым выходом блока. На фиг.1 приведена структурна схема устройства5 на фиг.2 - структурна схема блока управлени и св зи его с другими блоками устройства . Устройство содержит генератор 1 импульсов, делитель частоты 2, первый счетчик 3, дешифратор 4, первые 5-1 - 5-п и вторые 6-1 - 6 - Нл формирователи логических уровней, коммутатор 7, мультиплексор 8, сигнатурный анализатор 9, второй счетчик 10, RS-триггер 11, третий счетчик 12, блок 13 управлени , программируемый источник 14 питани , датчик 15 тока потреблени , компаратор 16, анализатор 17 неисправности и блок нагрузок 18. Блок 13 управлени содержит формирователь 19 сигналов сброса, формирователь 20 сигналов управлени ,формирователь 21 импульсов записи, программатор 22 источника питани , ивдикатор 23, элемент 24 ИЛИ и контролируемый логический элемент 25. Устройство работает следующим образом. Перед началом работы с помощью элементов коммутации, например перемьтек на сменном коммутаторе 7 и кнопочных переключателей, вход щих в блок 13, задаютс нeoбxoди в e дл контрол данного типа логических элементов соединени блоков устройства , эталонна сигнатура, поступающа на вторые информационные входы анализатора 9, и граничное значение задержки распространени сигнала. Совместимые входы контролируемого логического .элемента 25 подключаютс на коммутаторе 7 через формирователи 5 непосредственно к выходам счетчика 3, несовместимые входы (т.е така группа входов, на которые, например , недопустимо подавать одновременно нуль), если они имеютс , подключаютс через формирователи 6 к выходам дешифратора 4. Если, например, количество информационных входов мультиплексора 8 2 (это значит, что количество адресных входов мультиплексора 2 и что количество выходов элемента 25 должно быть не более 2 ) и если кон кретный тип элемента 25 имеет i сов местимых входов, то при помощи коммутатора 7 входы элемента 25 через формирователи 5 можно подключить к первым i разр дам счетчика 3, адресные входы мультиплексора - к разр дам 1+1, i+2 - i + E, стартстопный вход сигнатурного анализатора 9 и счетный вход счетчика 12к одному и тому же разр ду I + 8 + 1 того же счетчика. На коммутаторе 7 задаетс также граничное значение тока потреблени элемента 25 по цепи питани , поступ ющее на первый вход коммутатора 16. Дл пуска устройства на вход бло ка 13 подаетс сигнал, обеспечивающий через формирователь 19 сброс в исходное состо ние анализатора 17 /неисправности и счетчика 12, в св з с чем С5 вторых выходов блока 13 (с выхода элемента 24 и второго выхода формировател 20) на блокиру щие входы делител частоты 2, счетчика 12 и анализатора 17 поступают си налы, разрешающие работу устройства После запуска по одному и тому же фронту каждого выходного импуль са делител частоты 2 добавл етс единица в счетчик 3, устанавливаетс в состо ние 1 триггер 11 и строби руетс формирователь 21, записывающий код, соответствуюЙ1Ий допустимому (граничному) значению задержки сигнала, в счетчик 10. 1 56 Изменением выходного кода счетчика 3 осуществл етс полный перебор стимулирующих входных воздействий на входах элемента 25. Дешифратор 4 обеспечивает задание на несовместимые входы элемента 25 воздействий в необходимые по временной диаграмме моменты времени. Формирователи 5 и 6 формируют необходимые уровни входных сигналов дл элемента 25 в зависимости от управл ющих сигналов на их входах. Если ко входам логического элемента 25 подключены i младших разр дов счетчика 3, полньй цикл стимул ции элемента 25 составл ет 2 различных воздействий. При этом в первом цикле стимул ции на выходах разр дов 1+1, i+2 - i + счетчика 3 поступает логический ноль, в св зи с чем, на адресные входы мультиплексора 8 поступает код 00-0, что приводит к подключению первого выхода элемента 25 ко входу анализатора 9. При последующих циклах, стимул ции код, поступающий на адресные входы мультиплексора 8, возраста каждый раз на единицу, принимает все значени от 00-01 до 11-1, что приводит к последовательному подключению всех выходов элемента 25 ко входу сигнатурного анализатора 9. Полученный таким образом на входе анализатора 9 последовательньй код по заднему фронту импульса, поступающего на синхровход с выхода триггера 11, преобразуетс в анализатор 9 в шестнадцатиразр дную двоичную сигнатуру, характеризующую все выходы элемента 25 по всем входным воздействием. Количество циклов стимул ции элемента 25, определ емое продолжительностью окна (логического нул ) на старт-стопном входе анализатора 9, подключенном к разр ду L+t+l счетчика 3, при этом, не меньше числа выходов элемента 25. Положение заднего фронта синхроимпульса определ етс кодом, записываемым в счетчик 10, и задаетс при каждом очередном воздействии срабатыванием триггера 11 и счетчика 10. Этим обеспечиваетс контроль задержки распространени сигнала элемента 25 следующим образом, Одновременно с добавлением единицы в счетчик 3 дополнительный код допустимой задержки записываетс в счетчик 10, а триггер 11 устанавливаетс в состо ние 1. До тех пор. пока на блокирующий вход счетчика Ю 1, счетчик 10 счи поступает сигнал тает импульсы, поступающие на его вход от генератора 1, дополн код, записанный в счетчик 10. По импульсу переполнени счетчика 10 триггер 11 переключаетс в состо ние О, в св зи с чем счетчик 10 останавливаетс . Перекодом выходного сиг нала триггера 11 из состо ни 1 в состо ние О разрешаетс (синхронизируетс и стробируетс ) работа анализатора 9. Если за врем дополнени счетчика 10 до максимального кода злемента 25 не успел сформировать на своем выходе соответствующий данному входному воздействию логический уровень, т.е. он не годен по быстродействию, то сигнатура, пол ченна в анализаторе 9, не совпадает с зталонной. Указанна последовательность работы обеспечивает функциональный контроль и контроль задержки распространени до заданному пределу допу тимых значений последовательно по каждому выходу элемента 25 дл каждо го входного воздейсГтви . . После получени первой суммарной сигнатуры элемента 25 по всем его выходам сигнал, поступающий с разр да i + Е + 1 счетчика 3 на старт стопный вход анализатора 9, измен етс с логического нул на единицу . В результате формирователь сигнатур анализатора 9 останавливаетс , полученна сигнатура сравниваетс с эталонной и переписываетс из формировател сигнатур в регистр индикации , после чего автоматически формирователь сигнатур сбрасываетс . Когда на старт-стопном входе анализатора 9.и счетном входе счетчика 12 по вл етс вновь логический нуль, в счетчик 12 добавл етс единица h начинаетс новый дакл работы устройства формируетс нова сигнатура , котора при состо нии t на старт-стопном входе, в анализаторе 9 сравниваетс с зталонной сигнатурой . Результат сравнени поступает на первый информационный вход анализ .атора 17 неисправности, который, в случае нераренства указанных сигнатур, по стробирукнцему сигналу, поступакицему с четвертого выхода 1 58 блока 13, вьщает сигнал Брак на индикацию , на выход устройства и на элемент 24 блока 13. Сигнал Брак через элемент 24 передаетс на блокирующие входы делител 2 и счетчика 12 останавлива дальнейшую работу устройства . После многократного повторени цикла получени сигнатуры элемента 25, которое производитс дл повыщени достоверности результата контрол , когда выходной код счетчика 12 будет равен заданному коду, на втором выходе формировател 20, настроенном на этот код, по вл етс сигнал Конец, останавливающий через элемент 24 делитель 2 и счетчик 12 и разрешающий анализатору 17 выдать сигнал Годен на индикацию и выход устройства. Код допустимой задержки распространени сигнала в злементе 25, записываемый из формировател 21 в счетчик 10, может быть сформирован, например кнопочным переключателем, вход щим в состав формировател 21, или формироватьс (различной величины ) в соответствии с выходным кодом счетчика 12. В последнем случае Тгмеетс возможность измерени задержки распространени сигналов в элемен-. jre 25, так как величина этого кода может уменьшатьс от одного цикла получени сигнатуры к другому до тех пор, пока анализатор 17 не даст ре- зультат Брак. При этом код измеренной величины задержки высвечиваетс .индикатором 23. Возможность записи кода допустимой задержки в счетчик 10 в зависимости от кода счетчика 12, при соответствующей коммутации старт-стопного входа;, анализатора 9 и счетного входа счетчика 12 к выходам счетчика 3, позвол ет осуществить контроль задержки по каждому выходу элемента 25 в отдельности с заданием собственных допустимых значений задержки. Предлагаемое устройство обеспечивает в процессе получени каждой очередной сигнатуры в анализаторе 9 изменение напр жени питани элемента 25. Величина напр жени п1 танн задаетс в том или ином цикле в зависимости от выходного кода счетчика t2, в соответствии с которым программатор 22 задает соответствук цие сигналы на управл юпще входы програ мируемого источника питани 14. При изменении напр жени питани контролируетс ток потреблени элемента 25. Дл этого используетс ко паратор 16, сравниван ций величину тока, поступающую с датчика 15, ..с граничным значением, заданным на ко мутаторе 7. Если ток, потребл емьй элементом 25, превысит заданньй уровень, компаратор 16 вьщает .сигна негодности на анализатор 17 формирующий сигнал Врак, останавливакмдий устройство и индицирующий признак негодности по току потреблени . Так как входы программатора 22 подключены к группе выходов счетчика 12, индикатор 23 при этом показывает, при каком напр жении питани ток потреблени превысил за данное граничное значение. Дл повторного пуска устройства необходимо через формирователь 19 осуществить сброс анализатора 17 и счетчика 12. Блок нагрузок обеспечивает нагрузку выходов элемента 25 до номинальной величины. 510 Целесообразно дл каждого типа контролируемых логических элементов изготовить сменный коммутатор. В качестве сменного коммутатора может быть применена ответна часть многоконтактного разъейа с перемычками . Дл ка ой группы логических элементов, выходные параметры которых одинаковы (например сери микросхем ) , целесообразно изготовить cMeHHi блок нагрузок. 1 Предлагаемое устройство позвол ет одновременно с контролем функционировани осуществл ть контроль задержки распространени сигналов и тока потреблени логического элемента при различных нагрузках и уровн х входных сигналов и измен ющемс от цикла к циклу напр жении питани . Все это существенно повьшает достоверность контрол . При помощи предлагаемого устройства возможен также контроль задержки распространени сигналов при автоматически измен ющемс допуст 1мом (пороговом) значении задержки распространени сигнала , что позвол ет не только контролировать , но и измер ть задержку.