SU1619276A1

SU1619276A1 - Устройство дл оперативного контрол цифровых блоков

Info

Publication number: SU1619276A1
Application number: SU884435076A
Authority: SU
Inventors: Герман Георгиевич Баранов; Рустем Хафизович Латыпов; Евгений Львович Столов
Original assignee: Казанский государственный университет им.В.И.Ульянова-Ленина
Priority date: 1988-06-01
Filing date: 1988-06-01
Publication date: 1991-01-07

Abstract

Изобретение относитс к вычислительной технике и может быть использовано дл контрол функционировани блоков ЭВМ в процессе их работы . Целью изобретени вл етс упрощение устройства. С этой целью в устройство, содержащее генератор тестов , блок посто нной пам ти, схему сравнени , блок задани режима и блок индикации, введены втора схема сравнени , счетчик, три триггера, два элемента ИЛИ, элемент И, элемент запрета и сигнатурный анализатор. 1 ил. I

Description

(Л

с

Изобретение относитс к вычислительной технике и может быть использовано дл контрол функционировани блоков ЭВМ в процессе их работы.

Целью изобретени вл етс упрощение устройства.

На чертеже представлена функциональна схема устройства.

Устройство содержит генератор 1 тестов, первый элемент ИЛИ 2, счетчик 3, блок 4 посто нной пам ти, первую схему 5 сравнени , элемент И 6, первый триггер 7, элемент 8 запрета, второй элемент ИЛИ 9, сигнатурный анализатор 10, блок 11 задани режима , второй триггер 12, вторую схему 13 сравнени , третий триггер 14, блок 15 индикации, контролируемый блок 15, тактовый вход 17. В качестве генератора 1 тестов могут быть использованы технические средства той же ЭВМ, в состав которой входит контролируемый блок 16. В этом случае выход контролируемого блока 16 должен быть соединен с входами соответ- ,|ствующих блоков ЭВМ, а тактовый вход I7 - с тактовой шиной ЭВМ (не показано).

Устройство работает следующим образом .

Сигнал Сброс с выхода блока 1 задани режима поступает на информационный вход триггера 12, на выходе которого формируетс импульс, начат о и конец которого синхронны с передним фронтом тактовых импульсов, поступающих по шине 17. Выходной сигнал триггера 12 устанавливает в исходное нулевое состо ние триггеры 7 и 14, счетчик 3 и сигнатурный знализатор 10. При этом в следующем такте на вход схемы 5 сравнени поступа-| ет содержимое чейки с нулевым адресом блока 4 пам ти. Схема 5 сравнени сравнивает входной набор контро4- лируемого блока 16 и поступившее содержимое блока 4 пам ти. Если наборы различаютс , то состо ни счетчика 3, сигнатурного анализатора 10 и триггеров 7 и 14 не мен ютс . При совпадении входного набора с текущим содержимым блока 4 пам ти на выходе схемы 5 сравнени по вл етс единичный сигнал, элемент 8 запрета во второй половине такта открываетс и на синхровход сигнатурного анализатора 10 поступает импульс, в результате чего ана изатор 10 переходит в следующее состо ние, определ емое текущим состо нием и выходным набором контролируемого блока 16. Одновременно выходной сигнал схемы 5 сравнени поступает на вход разрешени счета счетчика 3, который в начале следующего такта увеличивает свое содержимое на единицу.

На вход схемы 5 сравнени поступает содержимое новой чейки блока 4 пам ти, так что в новом такте схе- ма 5 сравнени сравнивает входной набор с новым содержимым блока 4 пам ти . Состо ни триггеров 7 и 14 не мен ютс до тех пор, пока элемент И 6 остаетс закрытым. Этот элемент открываетс при условии,что все разр зные выходы счетчика 3 принимают единичное состо ние, а входной набор контролируемого блока 16 совпадает с содержимым бпока 4 пам ти . При этом на выходе триггера 7 в следующем такте по вл етс единичный сигнал. Во второй половине текущего такта сигнатурный анализатор 10 переходит в свое последнее состо ние, которое сравниваетс с помощью схемы 13 сравнени с эталоном, поступающим с блоХа 11 задани режима. Если коды совпадают, то па выходе схемы 13 сравнени по вл етс уровень логического нул , в результате чего триггер 14 остаетс в нулевом состо вши. Если же коды не совпадают, то на выходе схемы 13 сравнени по вл етс единичный сигнал. При этом в начале следующего такта триггер 14 переходит в единичное состо ние, что свидетельствует о неисправности контролируемого блока 16. Состо ние триггера 14

0

5

0

5

0

5

0

5

0

5

индицируетс блоком 15. Единичный сигнал с выхода триггера 7 устанавливает в исходное состо ние счетчик 3 и сигнатурный анализатор 10. При этом на выходе элемента И 6 по вл етс уровень логического нул , так что в следуюшем такте возвращаетс в исходное состо ние и триггер 7. На этом один цикл проверки контролируемого блока 16 заканчиваетс и начинаетс новый цикл. Если несовпадение фактической и эталонной сигнатур было случайным, то триггер 14 после окончани следующего цикла возвратитс в нулевое состо ние . Если же контролируемый блок 16 неисправен, то триггер 14 остаетс в единичном состо нии.

Claims

Формула изобретени

Устройство дл оперативного контрол цифровых блоков, содержащее генератор тестов, блок посто нной пам ти, первую схему сравнени , блок задани режима и блок индикации, отличающеес тем, что, с целью упрощени устройства, оно содержит вторую схему сравнени , счетчик , три триггера, два элемента ИЛИ, элемент И, элемент запрета и сигнатурный анализатор, причем первый вход первой схемы сравнени вл етс входом устройства дл подключени к выходу генератора тестов и входу контролируемого блока, выход блока посто нной пам ти соединен с вторым входом первой схемы сравнени , выход которой подключен к входу управлени счетом счетчика, первому входу элемента И и пр мому входу элемента запрета , выход которого соединен с синхровходом сигнатурного анализатора , синхровходы первого и второго триггеров и счетчика и инверсный вход элемента запрета подключены к тактовому входу устройства, выход первого триггера соединен с первыми входами первого и второго элементов ИЛИ и синхровходом третьего триггера, выход второго триггера подключен к вторым входам первого и второго элементов ИЛИ и входам сброса первого и и третьего триггеров, выход первого элемента ИЛИ соединен с входом сброса счетчика, выход которого подключен к адресному входу блока посто нной пам ти и второму входу элемен516

та И, выход которого соединен с информационным входом первого триггера , информационный вход сигнатурного анализатора вл етс входом устройства дл подключени к выходу контролируемого блока, вход сброса и выход сигнатурного анализатора подключены соответственно к выходу второго элемента ИЛИ и первому входу второй

92766

схемы сравнени , второй вход и выход которой соединены соответственно с первым выходом блока задани режима и информационным входом третьего триггера, выход которого подключен к входу блока индикации, а информационный вход второго триггера соединен с вторым выходом блока задани ,л режима.