SU1377785A1 - Устройство дл контрол интегральных схем - Google Patents

Устройство дл контрол интегральных схем Download PDF

Info

Publication number
SU1377785A1
SU1377785A1 SU864058572A SU4058572A SU1377785A1 SU 1377785 A1 SU1377785 A1 SU 1377785A1 SU 864058572 A SU864058572 A SU 864058572A SU 4058572 A SU4058572 A SU 4058572A SU 1377785 A1 SU1377785 A1 SU 1377785A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
inputs
counter
pulse
Prior art date
Application number
SU864058572A
Other languages
English (en)
Inventor
Владимир Ефимович Дворкин
Валерий Иванович Монахов
Юрий Алексеевич Овечкин
Александр Глебович Страхов
Original Assignee
Предприятие П/Я Г-4677
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4677 filed Critical Предприятие П/Я Г-4677
Priority to SU864058572A priority Critical patent/SU1377785A1/ru
Application granted granted Critical
Publication of SU1377785A1 publication Critical patent/SU1377785A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

Изобретение служит дл  повьше- ни  быстродействи  устройства контрол  интегральных схем путем оперативного определени  отказавшего зависимого выхода интегральной схемы. Устройство содержит мультиплексор 1, счетчик 2, селектор 5 импульсов по длительности и элемент ИЛИ 11. Введение блока 3 посто нной пам ти, блока 4 сравнени  D-триггера 6, элементов НЕ 7 и 8, элементов И 9, 10 и 12.1,...,12.k и образование новых функциональных св зей позвол ет сразу после вы влени  отказа на входе 13.1 с зависимой импульсной последовательностью перейти к проверке наличи  импульсов на входе 13.j (j i) из которых формируютс  импульсы на входе 13.1. В описании приведен пример реализации селектора 5 импульсов по длительности. 1 з.п. ф-лы, 2 ил. с

Description

со 1
00
ел
Фиъ.1
Изобретение относитс  к контрольно-измерительной технике и может быть использовано дл  обеспечени  встроенного контрол  матричных интегральных микросхем (ИС), реализованных, например, на базовых матричных кристаллах (вентильных матрицах).
Цель изобретени  - повышение быстродействи  устройства путем оператив- ю с вторым входом первег© элемента И 9, ного определени  отказавшего зависимого выхода интегральной схемы.
На фиг. 1 приведена 1,схема предлагаемого устройства; на фиг. 2 - схема селектора импульсов по длительное- 5 ти.
Устройство (фиг.1) содержит мультиплексор 1, счетчик 2, блок 3 посто нной пам ти (БПП), блок 4 сравнесоединенного третьим входом с инверсным выходом D-триггера 6, пр мой выход которого соединен с вторым входом второго элемента И 10, а информационный вход - с шиной логической единицы устройства, третий вход селектора 5 импульсов по длительности соединен с третьим входом 15 устройства . ,
ни , селектор 5 импульсов по дли- тельности D-триггер 6, первый 7 и второй 8 элеме нты НЕ, первый 9 и второй 10 элементы И, элемент ШШ 11, третьи элементы И 12,1-12.k, первые 13.1-13.п, второй 14 и третий 15 входа, .первый 16 и вторые 17.1-l7.k выходы, элемент 18 задержки.
Селектор 5 импульсов по длительности (фиг.2) содержит генератор 19
импульсов, первый 20 и второй 21 эле- ЗО соединен с вторым входом второго эле
менты И-НЕ, RS-триггер 22 и счетчик 23..
Информационные входы мультиплексора 1 соединены с первыми входами 13.1-13.п устройства, а адресные входы - с информационными выходами счетчика 2, счетный вход которого соединен С выходом мультиплексора 1, и с первьм входом селектора 5 импульсов по длительности, соединенного вторым входом с вторым входом 14 устройства и с установочным входом D-триггера бис входом первого элемента НЕ 7, соединенного выходом с установочнь1м входом счетчика 2, соединенного управл ющим входом с выходом селектора 5 импульсов по длительности, с синх- ровходом D-триггера бис.входом второго элемента НЕ 8, соединенного выходом с первыми вх одами первого 9 и второго 10 элементов И, соединенных выходами с соответствующими входами элемента ШШ 11, соединенного выходом с первым выходом 16 устройства и с первыми входами третьих элементов И 12.1-12.k, выходы которых соединены с соответствутащми вторыми выходами Т7.1-17.k устройства, а вторые входы - с соответствующими выхо
дами счетчика 2 и через элемент 18 задержки с соответствующими входами блока 3 посто нной пам ти, соединенного выходами с соответствующими информационными входами .счетчика 2 и с первыми входами блока 4 сравнени , соединенного вторыми входами с выходами элемента 18 задержки, выходом с вторым входом первег© элемента И 9,
соединенного третьим входом с инверсным выходом D-триггера 6, пр мой выход которого соединен с вторым входом второго элемента И 10, а информационный вход - с шиной логической единицы устройства, третий вход селектора 5 импульсов по длительности соединен с третьим входом 15 устройства . ,
Генератор 19 импульсов селектора 5 импульсов по длительности соединен вькодом с первым входом первого элемента И-НЕ 20, соединенного выходом со счетным входом счетчика 23, соединенного выходом переноса с вькодом блока, установочным входом - с выходом второго элемента И-НЕ 21, соединенного первым входом с первым входом блока, второй вход которого
0
5
0
5
мента И-НЕ 21 и с первым установочным входом RS-триггера 22, соединенного выходом с вторьм входом первого элемента И-НЕ 20, вторым установочным вх-одом RS-триггера 22 - с третьим входом блока.
Устройство работает следующим образом .
Контролю подлежат импульсные последовательности , поступающие на входы 13.1-13.п устройства. Контроль заключаетс  в вы влении полного пропадани  импульсов на одном из входов 13.1 устройства, с указанием правильного адреса этого входа. Импульсные последовательности, поступающие на входы 13.1-13.П устройства , могут быть зависимыми или независимыми .
Характеристики импульсов в импульсных последовательност х, поступающие на входы 13.1-13.п устройства , могут быть различны. Период, частота, фаза, длительность импульсов , поступакщих на любой вход 13.1 устройства, могут быть переменными, а соотношение фаз, частот, длительностей импульсов между последовательност ми , поступающими на любые
10
}5
20
31377785
;два входа 13.1 и 13.j устройства, могут быть произвольными, т.,е. контролируютс  асинхронные, ;апериодичес- кие, синхронные и периодические последовательности импульсов на входах 13.1-13.п устройства.
Перед контролем наличи  последовательностей импульсов на входах 13.1-13.П устройства, на его вход 14 подаетс  отрицательный импульс начальной установки, который устанавливает через элемент НЕ 7 счетчик 2 в нулевое состо ние, селектор 5 импульсов по длительности - в состо ние с высоким уровнем на выходе. D-триггер б - в состо ние с низким уровнем на выходе.
Высокий уровень на выходе селектора 5 импульсов по длительности (фиг.2) образуетс  за счет того, что импульс начальной установки с входа 14 устройства проходит на вход элемента И-НЕ 21, на выходе которого формируетс  высокий уровень, устанав-25 ливающий счетчик 23 в нулевое состо ние ,. при э том на его выходе переноса устанавливаетс  высокий уровень. Одновременно импульс начальной установки поступает на 5-входКЗ- триггера 22, который высоким уровнем со своего выхода разрешает прохождение импульсов генератора 19 импульсов на С-вход счетчика 23. После окончани  прохождени  импульса начальной установки на вхбде 14 счетчик 23 начинает подсчет импульсов, поступающих на его С-вход генератора 19 импульсов, а устройство находитс  в режиме ожидани  прихода импульса на его вход 13.1.
Если этот импульс приходит через врем  меньшее, чем врем  переполнени  счетчика 23, необходимое дл  формировани  отрицательного импульса переноса на его выходе, то он проходит, инвертиру сь, на вход мультиплексора 1, так как со счетчика 2 на мультиплексор 1 задаетс  нулевой адрес (000...0), соответствующий коммутации
30
35
40
45
импульсов к контролю наличи  импульсов на входе 13.2 устройства. Передний фронт отрицательного импульса с выхода мультиплексора 1 подготавлива ет счетчик 2 по С-входу (фиг.1) к пе реключению. По заднему (положительно му) фронту этого импульса осуществл  етс  добавление в счетчик 2 единицы и разрешаетс  повторное заполнение счетчика 23 (фиг,2) импульсами от ге нератора 19, так как снимаетс  высокий уровень с R-входа счетчика 23. После этого устройство переходит в режим ожидани  поступлени  импульсов на его вход 13.2. В случае наличи  импульсной последовательности на вхо де 13.2 первый ее импульс добавл ет в счетчик 2 единицу и устанавливает счетчик 23 в нуль, в результате чего устройство переходит к контролю импульсной последовательности на входе 13.3. В случае годности объекта контрол , т.е. когда на всех входах 13.1-13.п имеютс  импульсные последо вательности, ус тройства обеспечивает последовательный во времени опрос состо ний на входах 13.1-13.П и дале циклически 13.1-13.пи т.д. Коэффициент пересчета счетчика 2 выбираетс  равным п. Частота импульсов генератора 19 и разр дность счетчика 23 выбираютс  таким образом, чтобы врем  Т заполнени  счетчика 23 и формировани  импульсов переноса на его выходе переноса было больше или равно максимально возможному интервалу TO между импульсами во всех импульсньк последовательност х, поступающих на все входы 13.1-13.П.
В этом случае, если импульсна  последовательность на данном входе, например входе 13.п,  вл етс  зависимой от импульсной последовательности на входе 13.1 и в момент опроса входа 13.п устройства через врем  Т, отсчитываемое от заднего фронта импульса на входе 13.n-t устройства, импульс на входе 13.п отсутствует, то счетчик 23 не будет сброшен в
входа 13.1 на выход мультиплексора 1.50 ; нуль, так как необходимый дл  сброса Отрицательный импульс с выхода мультиплексора 1, соответствующий первому положительному импульсу на входе 13.1 устройства, .инвертируетс  элементом И-НЕ 21, поступает на устано- 55 вочный вход счетчика 23, сбрасыва  его высоким уровнем в нуль, и подготавливает таким образом селектор 5
счетчика 23 импульс на входе 13.п отсутствует. При э том на выходе переноса счетчика 23 и выходе селектора 5 формируетс  отрицательный импульс переноса, передний фронт которого поступает на V-вход счетчика 2 и разрешает перепись в счетчик 2 двоичного кода, считьтаемого в момент
0
5
0
5
0
5
0
5
импульсов к контролю наличи  импуль . сов на входе 13.2 устройства. Передний фронт отрицательного импульса с выхода мультиплексора 1 подготавливает счетчик 2 по С-входу (фиг.1) к переключению . По заднему (положительному ) фронту этого импульса осуществл етс  добавление в счетчик 2 единицы и разрешаетс  повторное заполнение счетчика 23 (фиг,2) импульсами от генератора 19, так как снимаетс  высокий уровень с R-входа счетчика 23. После этого устройство переходит в режим ожидани  поступлени  импульсов на его вход 13.2. В случае наличи  импульсной последовательности на входе 13.2 первый ее импульс добавл ет в счетчик 2 единицу и устанавливает счетчик 23 в нуль, в результате чего устройство переходит к контролю импульсной последовательности на входе 13.3. В случае годности объекта контрол , т.е. когда на всех входах 13.1-13.п имеютс  импульсные последовательности , ус тройства обеспечивает последовательный во времени опрос состо ний на входах 13.1-13.П и далее циклически 13.1-13.пи т.д. Коэффициент пересчета счетчика 2 выбираетс  равным п. Частота импульсов генератора 19 и разр дность счетчика 23 выбираютс  таким образом, чтобы врем  Т заполнени  счетчика 23 и формировани  импульсов переноса на его выходе переноса было больше или равно максимально возможному интервалу TO между импульсами во всех импульсньк последовательност х, поступающих на все входы 13.1-13.П.
В этом случае, если импульсна  последовательность на данном входе, например входе 13.п,  вл етс  зависимой от импульсной последовательности на входе 13.1 и в момент опроса входа 13.п устройства через врем  Т, отсчитываемое от заднего фронта импульса на входе 13.n-t устройства, импульс на входе 13.п отсутствует, то счетчик 23 не будет сброшен в
нуль, так как необходимый дл  сброса
счетчика 23 импульс на входе 13.п отсутствует. При э том на выходе переноса счетчика 23 и выходе селектора 5 формируетс  отрицательный импульс переноса, передний фронт которого поступает на V-вход счетчика 2 и разрешает перепись в счетчик 2 двоичного кода, считьтаемого в момент
513
опроса входа 13.n устройства из блока 3 посто нной пам ти (по адресу п, задаваемому со счетчика 2) и поступающего на D-входы счетчика 2.
В  чейке пам ти блока 3 посто нной пам ти, имеющей адрес п, соответствующей входу 13.п устройства, записан адрес входа устройства (например , код 00,..,,О адреса входа 13.1), на который поступает импульсна  последовательность,  вл юща с  исходной (задающей) относительно зависимой от нее импульсной последовательности на входе 13.п. Поэтому по переднему фронту первого отр-ица- тельного импульса переноса с выхода селектора 5 импульсов код 00,..О адреса входа 13.1 записьшаетс  в счетчик 2. Передний фронт этого первого отрицательного импульса перенрса с выхода селектора 5 импульсов подготавливает также -триггер 6 к ключению по его С-входу. Однако переключение D-триггера 6 происходит только по заднему фронту первого отрицательного импульса переноса с выхода селектора 5 импульсов по длительности , поэтому проинвертирован- ный элементом НЕ 8 импульс переноса не проходит через элементы И 10 и ИЛИ 11 на вход 16 устройства, и сигнал неисправности на выходе 16 устройства не формируетс .
Следовательно, в случае отказа объекта контрол , выражающегос  в
пропадании зависимой импульсной последовательности на входе 13,п, устройство не фиксирует отказ, а автоматически переходит к поиску предполагаемой первопричины отказа, которой в рассматриваемом примере,  вл етс  пропадание последовательности на входе 13.1 устройства. При этом устройство переходит в режим ожидани  поступлени  импульса на вход 13.1, поскольку в счетчике 2 записан код 000...О, который поступа ет на адресные входы мультиплексора 1, контролирующего ход 13.1 устройства (с инверсией) на свой в ыход. После формировани  первого импульса переноса счетчик 23 в селекторе 5 импульсов по длительности обнулен и цикл заполнени  счетчика 23 от генератора 19 импульсов повтор етс .
В том случае, если на входе 13.1 импульсна  последовательность отсутствует , селектор 5 импульсов по дли
s
5
0
тельности формирует на своем выходе (через врем  21 после импульса на входе 13.П-1) второй отрицательньй импульс переноса, который инвертируетс  элементом НЕ 8 и проходит через элемент) И 10 и ИЛИ 11 на выход 16 устройства, сигнализиру  о неисправности объекта контрол . Положительный импульс с выхода ИЛИ 11 строби- рует элементы И 12.1-12.k, через которые код (000...0) номера входа 13.1 на котором отсутствует задающа  импульсна  последовательность, со счетчика 2 поступает на выходы 17.1-17.k устройства, что позвол ет определить номер отказавшей импульсной последо- вател ьности.
Поскольку счетчик 23 в селекторе 5 импульсов по длительности заполн етс  периодически, то импульс переноса , опрашивающий элементы И 12.1-12.k на его выходе переноса также формируетс  периодически, что при)зодит к периодической вьщаче кода о номере отказавшей последовательности на вы-, ходы 17.1-17.k устройства,
В том случае, если после перехода от контрол  входа 13,п к контролю входа 13.1 устройства окажетс , что на входе 13.1 импульсна  последовательность присутствует (т.е. причиной отсутстви  зависимой импульсной последовательности на входе 13.п устройства  вл етс  отказ по другому
входу устройства), первый импульс, поступающий на вход 13.1 устройства, добавит единицу в счетчик 2 и устройство перейдет к контролю импульсной последовательности на входе 13.2. Эта последовательность  вл етс  зависимой от последовательности на входе 13.1, и в  чейке пам ти блока 3 посто нной пам ти, соответствующей входу 13.2, записан код 000...О адреса входа 13.1. Поэтому устройство после обнаружени  отказа на входе 13.2 переходит к контролю входа 13.1 и обратно , т.е. контроль зацикливаетс  между входами 13.1 и 13.2. Каждый
0 цикл импульс переноса с выхода селектора 5 импульсов по длительности инвертируетс  элементом НЕ 8 и проходит через элементы И 10 и ШШ 11, ч стробиру  выдачу кода (0001) отказав5 щего входа 13.2 на выходы 17.1-17.k у стройства через элементы И 12.1-12.k, В результате реализации описанного на примере трех входов 13.1, 13.2
0
0
5
71
и 13.П устройства алгоритма его работы в случае обнаружени  отказа на его произвольном входе 13.1, вы вл етс  &ХОД 13.J отказ по которому  вл етс  первичным, т.е. осуществл етс  локализаци  первопричины отказ а
В том-случае, если импульсна  последовательность, поступающа  на вход 13.1 устройства,  вл етс  независимой (и опрашиваетс  мультиплексором , с помощью адреса 1, записанного в счетчике 2), и соответствующей 1-й  чейке пам ти блока 3 посто нной пам ти записываетс  код номера в дво ичном коде. Так как коды на выходе блока 3 и счетчика 2 в этом случае совпадают, блок 4 выдает на элемент И 9 положительный потенциал, разрешающий прохождение импульса от элемента 8 на элементы И 12.1-12.k через элемент ИЛИ 11. На выходе 17.1- 17.k устройства будет выдан код номера 1 отказавшего входа.
Поскольку счетчик 23 селектора 5 импульсов по длительности заполн етс  периодически, то и импульс переноса с выхода селектора 5 импульсов поступает периодически. После переключени  D-триггера 6 в состо ние с высоким уровнем на пр мом и низким уровнем на инверсном выходе импульсы переноса, инвертированные элементом НЕ 8, проход т на выход элемента ИЛИ 11 через элемент И 10 и обеспечивают циклическую выдачу кода номера 1 на выходе 17.1-17.k устройства.
При обнаружении отказа по входу 13.1 дл  прекращени  посто нной вьща чи кода неисправного входа на выход устройства на вход 15 подаетс  сигнал , и после этого производитс  устранение (ремонт) этого отказа. После устранени  неисправности переход к работе осуществл етс  общей установкой устройства в исходное состо ние по входу 14, при этом D-триг гер 6 устанавливаетс  в нуль, и только после этого устройство может перейти к поиску неисправностей по другим входам.
Элемент 18 задержки во всех режимах работы устройства обеспечивает задержку поступлени  нового адреса на блок 3 посто нной пам ти из счетчика 2 на интервал времени, равный длительности отрицательного импульса переноса на выходе селектора 5. Это необходимо дл  того, чтобы исключить
10
20
5
7785
с
0
5
0
5
5
8
многократную запись информации из блока 3 в счетчик 2 за врем  импульса переноса.
Таким образом, за счет введени  блока 3 посто нной пам ти, блока 4 сравнени , D-триггера 6, элементов И 9, 10 и 12 и новых св зей устройство сразу после вы влени  отказа на входе 13,1 с зависимой импульсной последовательностью переходит к проверке наличи  импульсов на входе 13.j (j 1), из которых формируютс  импульсы на входе 13.1.

Claims (2)

1. Устройство дл  контрол  интегральных схем, содержащее мультиплексор , информационные входы которого соединены с первыми входами устройства , адресные входы - с информационными выходами счетчика, элемент ИЛИ, селектор импульсов по длительности, отличающеес  тем, что, с целью повьш1ени  быстродействи , путем оперативного определени  отказавшего зависимого выхода интегральной схемы, в него введены блок посто нной пам ти , блок сравнени  элемент задержки
D-триггер, первый и второй .элементы НЕ, первый, второй и третьи элементы И, причем выход мультиплексора соединен со счетным входом счетчика и с первич входом селектора импульсов по длительности, соединенного вторым входом с вторьм входом устройства и с установочным входом D-триггера и входом первого элемента НЕ, соединенного выходом с установочнЕзВ входом счетчика, соединенного управл кицим входом с выходом селектора импульсов по длительности, с синхровходом Dтриггера и входом второго элемента НЕ, соединенного выходом с первыми входами первого и второго элементов И, соединенных выходами с соответствующими входами элемента ШШ, соединенного ,выходом с первьм выходом устройства и первыми входами третьих 0 элементов И, выходы которых соединены с соответствующими вторыми выходами устройства, а вторые входы - с со- ответствуищими выходами счетчика и через элемент задержки - с соответствующими входами блока посто нной пам ти, соединенного выходами с соответствующими информационными входами счетчика и первьо4и входами блока
сравнени , соединенного вторыми входами с выходами элемента задержки, выходом - с вторым входом первого элемента И, соединенного третьим входом с инверсным выходом D-триггера, пр мой выход которого соединен с вторым входом второго элемента И, а информационный вход - с шиной логической единицы устройства, третий вход селектора импульсов по длительности соединен с третьим входом устройства . . I.
2. Устройство по п.1, отличающеес  тем, что селектор импульсов по длительности содержит
OmJ
Ik
21
генератор импульсов, соединенный выходом с первым входом первого элемента И-НЕ, соединенного выходом со счетным входом счетчика, соединенного выходом переноса с выходом блока, установочным входом - с выходом второго элемента И-НЕ, соединенного первым входом с первым входом блока, второй.вход которого соединен с вторым входом второго элемента Й-НЕ и первым установочным входом RS-триг- гера, соединенного выходом с вторым- входом первого элемента И-НЕ, вторым установочным входом RS-тригге- ра - с третьим входом блока.
23
R
Р
Кб .
SU864058572A 1986-04-17 1986-04-17 Устройство дл контрол интегральных схем SU1377785A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864058572A SU1377785A1 (ru) 1986-04-17 1986-04-17 Устройство дл контрол интегральных схем

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864058572A SU1377785A1 (ru) 1986-04-17 1986-04-17 Устройство дл контрол интегральных схем

Publications (1)

Publication Number Publication Date
SU1377785A1 true SU1377785A1 (ru) 1988-02-28

Family

ID=21234415

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864058572A SU1377785A1 (ru) 1986-04-17 1986-04-17 Устройство дл контрол интегральных схем

Country Status (1)

Country Link
SU (1) SU1377785A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 781723 кл. G 01 R 31/28, 1978. Авторское свидетельство СССР № 1062623, кл. G 01 R 31/28, 1982. *

Similar Documents

Publication Publication Date Title
CA1227858A (en) Prioritized clock selection circuit
KR890017866A (ko) 필터회로
SU1377785A1 (ru) Устройство дл контрол интегральных схем
JPH0738421A (ja) エラーチェック及び自己訂正を行えるデコードされたカウンタ
JPH03134574A (ja) パルス持続時間測定方法および回路
SU1534461A1 (ru) Устройство дл контрол группы цифровых узлов
EP0886918B1 (en) Clock multiplexer
RU1354989C (ru) Устройство для контроля цифровых узлов
SU1619276A1 (ru) Устройство дл оперативного контрол цифровых блоков
SU696463A1 (ru) Устройство дл автоматического контрол и поиска неисправностей
SU1446629A1 (ru) Устройство дл моделировани технических систем
SU1580545A1 (ru) Устройство дл обнаружени потери импульсов
SU1721813A1 (ru) Устройство дл формировани импульсов
SU1140065A1 (ru) Устройство дл функционально-параметрического контрол логических элементов
SU1264186A1 (ru) Устройство дл контрол цифровых блоков
SU1674267A1 (ru) Запоминающее устройство с контролем информации
SU1280695A1 (ru) Устройство дл задержки импульсов
SU970281A1 (ru) Логический пробник
RU2022455C1 (ru) Формирователь последовательности временных интервалов и пауз между ними
SU1099388A1 (ru) Устройство дл проверки счетчиков
SU1366977A1 (ru) Устройство дл контрол интегральных схем
SU1175022A1 (ru) Устройство дл контрол серий импульсов
SU1157668A1 (ru) Формирователь одиночных импульсов
SU842720A1 (ru) Устройство дл контрол параметров
RU1798792C (ru) Устройство дл контрол интерфейса ввода-вывода