SU1366977A1 - Устройство дл контрол интегральных схем - Google Patents

Description

со з

О5

со

Изобретение относитс  к контрольно-измерительной технике и может быть использовано дл  обеспечени  контрол  интегральных микросхем.

Цель изобретени  - повышение быстродействи  контрол  путем исключени  повторного опроса группы нормально функционирующих зависимых входов.

На фиг.1 приведена схема устройства; на фиг.2 - схема селектора импульсов по длительности; на фиг.З - временна  диаграмма работы устройства; на фиг.4 - алгоритм поиска неисправности .

Устройство содержит мультиплексор 1, счетчик 2, блок 3 посто нной пам ти , блок 4 сравнени , селектор 5 импульсов по длительности, первый 6 и второй 7 D-триггеры, первый 8 и второй 9 элементы НЕ, элемент 10 задержки , первый 11 и второй 12 элементы И, элемент РШИ 13, группу 14 элементов И, содержащую элементы И 14.1-14.k, первые входы.устройства 15.1-15.П, второй вход 16, третий вход 17, первый выход .18 и вторые выходы 19.1-19.k.

Селектор 5 импульсов по длительности с одержит генератор 20 импульсов , первый 21 и второй 22 элементы И-НЕ, RS-триггер 23 и счетчик 24.

Информационные входы мультиплексора 1 соединены с первыми входами 15.1-15.П, устройства, адресные входы - с информационными выходами счетчика 2. Выход мультиплексора 1 соединен со счетным входом счетчика 2 и первым входом селектора 5 импульсов по длительности. Второй вход селектора импульсов соединен с вторым входом 16 устройства и установочным входом первого D-триггера 6 и входом первого элемента НЕ 8. Выход первого элемента НЕ 8 соединен с установочным входом счетчика 2, которьй соединен управл ющим входом с выходом селектора 5 импульсов по длительности, син- хровходом первого D-триггера 6 и входом второго элемента НЕ 9, соединенного выходом с первыми входами первого 1 1 и второго 12 элементов И, соединенных выходами с первым и вторым входами элемента ИЛИ 13 соответственно , соединенного выходом.с первым выходом 18 устройства и первыми входами группы элементов И I4.1-.14.k, ка здый из выходов которой соединен с соот- ветствзпощим вторым выходом 19.1-19.k

устройства, вторые входы групды св заны с соответствующими выходами счетчика 2, соединенными через эле-

мент 10 задержки с срответствующими входами блока 3 посто нной пам ти. Выходы блока 3 посто нной пам ти соединены с соответствующими информационными входами счетчика 2 и первыми

входами блока 4 сравнени , который соединен вторыми входами с выходами элемента 10 задержки, выходом - с вторым входом первого элемента И 11. Третий вход первого элемента И I1 соединен с инверсным выходом первого D- триггера 6, пр мой выход которого соединен с вторым входом второго элемента И 12, а информационный вход с шиной 1 устройства. Третий вход се-

лектора 5 импульсов соединен с третьим входом устройства, D-вход второго D-триггера 7 соединен с общей шиной устройства, С-вход - с выходом селектора 5 импульсов по длительности , S-вход - с выходом мультиплексора 1, R-вход - с вторым входом устройства , пр мой выход - с третьим входом второго элемента И 12.

Селектор 5 импульсов по длительности содержит генератор 20 импульсов, выход которого соединен с первым входом первого элемента И-НЕ 21. Выход первого элемента И-НЕ соединен со счетным входом счетчика 24, установочньш вход которого соединен с выходом второго элемента И-НЕ 22. Выход селектора 5 импульсов по длительности  вл етс  выходом переноса счетчика 24. Первый вход второго элемента И-НЕ 22 соединен с первым входом селектора импульсов-по длительности.

Второй вход селектора импульсов соединен со вторым входом второго элемента И-НЕ 22 и первым установочным входом RS-триггера 23. Выход RS-триг гера соединен с вторым входом первого элемента И-НЕ 21, второй установочный вход RS-триггера 23 - с третьим входом 17 селектора импульсов по длительности.

Устройство работает следующим об- , разом.

Пусть, например, импульсные последовательности на входах 15.1, 15.2,- 15.П-1, 15.П устройства  вл ютс  зависимыми .

Перед Контролем наличи  последовательностей импульсов на входах 15.1-15.п устройства на его вход 16

31366977 ;,4

подаетс  отрицательный импульс на- с R-входа счетчика 24. После этого чальной установки (фиг.3), который устройство переходит в режим ожида

устанавливает через элемент НЕ 8 счетчик 2 в нулевое состо ние, селектор 5 импульсов по длительности - в состо ние с высоким уровнем на выходе , D-триггеры 6 и 7 - в состо ние с низким уровнем на выходе.

Высокий уровень на выходе селектора 5 импульсов по длительности (фиг.2) образуетс  за счет того, что импульс начальной установки с входа 16 устройства проходит на вход элемента И-НЕ 22, на выходе которого формируетс  высокий уровень, устанавливающий счетчик 24 в нулевое состо ние , при этом на его выходе переноса устанавливаетс  высокий уровень. Одновременно

тановки поступает на S-вход RS-триг- гера 23, который высоким уровнем со своего выхода разрешает прохождение импульсов генератора 20 импульсов на С-вход счетчика 24. После окончани  прохождени  импульса начальной устани  поступлени  импульсов на его вход 15.2. В случае наличи  импульсной последовательности на входе 15.2 первый ее импульс добавл ет в счетчик 2 единицу и устанавливает счетчик 24 в нуль, в результате чего устройство

JQ переходит к контролю импульсной последовательности на входе 15.3. В случае годности объекта контрол , т.е. когда на всех входах 15.1-15.П имеютс  импульсные последовательности,

15 устройство обеспечивает последовательный во времени опрос состо ний на входах 15.3-15.п и далее циклически 15.1-15.п и т.д. Коэффициент пересчета счетчика 2 выбираетс  равным п.

импульс начальной ус- 20 Частота импульсов генератора 20 и разр дность счетчика 24 выбираютс  таким образом, чтобы врем  Т заполнени  счетчика 24 и формировани  импульса переноса на его выходе перено- 25 са бьшо больше или равно-максимально возможному интервалу Т между импульсами во всех импульсных последовательновки на вход 16 счетчик 24 начинает подсчет импульсов, поступающих на его С-вход от генератора 20 импульсов, а

ност х, поступающих на все входы 15.1- 15.п. При годности объекта контрол 

устройство переходит в режим ожидани  30 отрицательные импульсы с выхода мульприхода импульса на его вход 15.1 (фиг.З). Если этот импульс приходит через врем , меньшее,чем врем  переполнени  счетчика 24, необходимое дл  формировани  отрицательного импульса переноса на его выходе, то он проходит, инвертиру сь, на выход мультиплексора 1 (фиг.З). Отрицательный импульс с выхода мультиплексора 1, соответствующий первому положительному импульсу на входе 15.1 устройства , инвертируетс  элементом И-НЕ 22, поступает на установочный вход счетчика 24, сбрасьта  его высоким

35

типлексора 1 удерживают триггер 7 в положении с высоким уровнем на выходе .

Пусть импульсна  последовательность на входе 15.1  вл етс  зависимой от импульсных последовательностей на входах 15.j,15.1, 15.k (где 1 1 j произвольные числа) в соответствии с фиг.4, на которой услов- 4Q но показана эта зависимость, и в момент опроса входа 15.1 устройства через врем  Т, отсчитьшаемое от заднего фронта импульса на входе 15.1-1 устройства, импульс на входе 15.1 отуровнем в нуль, и подготавливает та- 45 сутствует. При этом на выходе переноса счетчика 24 и выходе селектора 5 формируетс  отрицательный импульс переноса , передний фронт которого поступает на V-вход счетчика 2 и разреким образом селектор 5 импульсов к контролю наличи  импульсов на входе 15.2 устройства. Этот же импульс устанавливает по S-входу D-триггер 7

в единичное состо ние. Передний фронт gQ. щает перепись в счетчик 2 двоичного отрицательного импульса с выхода муль- кода, считываемого в момент опроса

типлексора 1 подготавливает счетчик по С-входу (фиг.1)-к переключению. По заднему (положительному) фронту

этого импульса осуществл етс  добав- gg информационные входы счетчика 2).

ление в счетчик 2 единицы и разреща- етс  повторное заполнение счетчика 24 (фиг.2) импульсами от генератора 20, так как снимаетс  высокий уровень

Алгоритм поиска первопричины от каза в данном случае соответствует фиг.4, т.е. дл  вы влени  причины отказа производитс  последователь-

ни  поступлени  импульсов на его вход 15.2. В случае наличи  импульсной последовательности на входе 15.2 первый ее импульс добавл ет в счетчик 2 единицу и устанавливает счетчик 24 в нуль, в результате чего устройство

переходит к контролю импульсной последовательности на входе 15.3. В случае годности объекта контрол , т.е. когда на всех входах 15.1-15.П имеютс  импульсные последовательности,

устройство обеспечивает последовательный во времени опрос состо ний на входах 15.3-15.п и далее циклически 15.1-15.п и т.д. Коэффициент пересченост х , поступающих на все входы 15.1- 15.п. При годности объекта контрол 

5

типлексора 1 удерживают триггер 7 в положении с высоким уровнем на выходе .

Пусть импульсна  последовательность на входе 15.1  вл етс  зависимой от импульсных последовательностей на входах 15.j,15.1, 15.k (где 1 1 j произвольные числа) в соответствии с фиг.4, на которой услов- Q но показана эта зависимость, и в момент опроса входа 15.1 устройства через врем  Т, отсчитьшаемое от заднего фронта импульса на входе 15.1-1 устройства, импульс на входе 15.1 отвхода 15.1 устройства из блока посто нной пам ти (по адресу 1, задаваемому со счетчика 2 и поступающему на

информационные входы счетчика 2).

Алгоритм поиска первопричины отказа в данном случае соответствует фиг.4, т.е. дл  вы влени  причины отказа производитс  последователь-

ный во времени опрос состо ний входов 15.J, 15.1, 15.k (Назад) до обнаружени  первого входа, например 15.k, на котором импульсна  последовательность присутствует. После этого производитс  переход к контролю входа 15.1 (Вперед), отказ которого  вл етс  первопричиной отказа входа 15.1.

С целью реализации указанного алгоритма дл  каждого из входов 15.1 устройства с зависимой импульсной последовательностью в  чейке пам ти блока 3 посто нной пам ти с адресом 1 записьюаетс  код номера- j импульсной последовательности, из которой формируетс  зависима  импульсна  последовательность на входе 15,1. Например , по фиг,4 дл  входа 15.1 в  чейке пам ти блока 3 по адресу 1 хранитс  код входа 15.J, дл  входа 15.J в  чейке пам ти по адресу j - код входа 15.1, дл  входа 15-1 - код входа I5.k, дл  входа I5.k - код входа 15.m дл  входа 15-.га - код входа 15.р и т.д.

В  чейке пам ти блока 3 посто нной пам ти, имеющий адрес 1, соответствующий входу 15.1 устройства, запи сан ,код входа 15.j устройства. Этот код по отрицательному фронту первого импульса переноса с выхода селектора 5 переписьшаетс  в счетчик 2.-Поступление нового адреса j с выходов счет Ч1жа 2 на входы блока 3 задерживаетс  элементом 10 задержки на врем , равное длительности импульса переноса на выходе селектора 5, дл  исключени  возможности возникновени  помехи в случае идентичности кодов, поступающих на входы блока 4 сравнени  со счетчика 2 и блока 3, что возможно при переходе к контролю независимого источника импульсов по входу 15.Р (фиг.4). Указанна  помеха может возникнуть, если коды, считьшаемые с выходов счетчика 2 и блока 3, идентичны , на выходе блока 4. формируетс  единица, а на выходе элемента НЕ 9

высокий уровень, образующийс  от низкого уровн , поступающего с селектора 5 на его вход.

Переключение D-триггера 6 в состо ние с высоким уровнем на выходе про- gg исходит только по заднему фронту первого отрицательного импудьса переноса с выхода селектора 5, поэтому про- инвертированный элементом НЕ 9 им0

5

о туплени  импульса

g

пульс переноса не проходит через элемент И 12 и элемент ИЛИ 13 на выход 18 устройства и сигнал неисправности на выходе 18 устройства не формируетс .

По заднему фронту первого импульса переноса на выходе селектора 5 D-триггер 7 переходит в состо ние с нулем на выходе, что запрещает выдачу сигнала неисправности через элемент И 12 и элемент. РШИ 13 на выход 18 устройства в течение всего последовательного опроса неработающих зависимых входов 15.J, 15.1 до момента вы влени  первого по пор дку опроса входа I5.k, на котором имеетс  импульсна  последовательность.

Следовательно, в случае отказа рбъекта контрол , выражающегос  в пропадании зависимой импульсной последовательности на входе 15.1, устройство не фиксирует отказ, а автоматически переходит к поиску предпола- 5 гаемой первопричины отказа, которой в .рассматриваемом примере,  вл етс  пропадание последовательности на входе 15.J устройства. При этом устройство переходит в режим ожидани  поена вход 15.J, поскольку в счетчике 2 записан код j, который поступает на адресные входы мультиплексора 1, коммутирующего вход I5.J устройства (с инверсией) на свой выход. После формировани  (первого импульса переноса счетчик 24 в селекторе 5 импульсов по длительности обнулен и цикл заполнени  счетчика 24 от генератора 20 импульсов повтор етс .

В том случае, если на входе 15.J импульсна  последовательность отсутствует , селектор 5 импульсов по длительности формирует на своем вы- g ходе второй отрицательный импульс переноса , который инвертируетс  элементом НЕ 9 и не проходит через элементы И 1 2 и ИЛИ 13 на выход 18 устройства .

В результате действи  второго по времени отрицательного импульса переноса с выхода селектора 5 по его переднему фронту в счетчик 2 из блока 3 посто нной пам ти переписьшаетс  код 1, записанный по адресу j в блоке 3 посто нной пам ти, и устройство переходит к контролю наличи  импульсной последовательности на входе 15.1.Если такова  на входе 15,1 отсутству5

0

0

ет, аналогично осуществл етс  переход к контролю по выходу 15.k. Так как считаетс , что на входе 15.k импульсна  последовательность присутствует , то первый ее отрицательный импульс с выхода мультиплексора 1 устанавливает D-тригг-ер 7 в состо ние С единицей на выходе и переключает счетчик 2 Б последующее состо ние дл  контрол  входа 15.k+l устройства который может быть независимым от входа 15.k (k+1 - 1). Однако, когда устройство переходит к опросу входа 15,1, отказ по которому и  вл етс  первопричиной отказа.по входу 15.1 (фиг.4), в результате отсутстви  импульсов на этом входе- селектор 5 выработает отрицательный импульс- пе-

реноса, который инвертируетс  элемен- JQ с помощью адреса i,. записанного в

том НЕ 9 и проходит через элемент И 12, так как с выходов D-триггеров 6 и 7 на этот элемент поступают высокие уровни. На выходе элемента И 12

счетчике 2), в соответствующей i-й  чейке пам ти блока 3 посто нной п м ти записьгоаетс  код номера i в д ичном коде. Так как коды на выходе

формируетс  высокий уровень, который 25 блока 3 и счетчика 2 в этом случае

через элемент ИЛИ 3 стробирует элементы И 14.1-14.k, что приводит к выдаче кода 1 номера неисправного входа на выходы 19.1-19.k устройства.

Поскольку в соответствии с фиг.4 после контрол  входа 15.1 устройство в случае отсутстви  импульсов на этом входе переходит к контролю входа 15.k, происходит автоматический периодический опрос поочередно входов 15.1 и 15.k с периодической выдачей кода 1 на выходы 19.1-19.k устройства по импульсу переноса с селектора 5 импульсов по длительности.

Дл  прекращени  работы устройства задаетс  низкий уровень на его вход 17, что приводит к переключению- триггера 23 в селекторе 5 импульсов по длительности в состо ние с нуле- - вым уровнем на выходе и прекращению заполнени  счетчика 24.

В результате реализации описанного на примере четырех зависимых входов 15.1, 15.J, 15.1, 15.k (фиг.4) устройства алгоритма его работы в случае обнаружегш  отказа на его произвольном входе 15.1 вы вл етс  вход 15.1, отказ по которому  вл етс  первичным , т.е. осуществл етс  локализаци  первопричины отказа.

На фиг.З показаны четыре импульсных последовательности, причем зависимость приводитс  в следующем пор дке: вход 15.П зависит от входа

35

40

совпадают, блок 4 выдает на элемент И 11 высокий уровень.

Если при контроле последовательн

30 сти на входе 15.1 вы вл етс  ее отсутствие , на выходе селектора 5 импульсов формируетс  через врем  Т о рицательньш импульс переноса, кото- рьш переписьшает код  чейки с номером i блока 3 посто нной пам ти в счетчик 2 (его прежнее состо ние по тверждаетс ) и проходит через элеме ты И 11 и ИЛИ 13 на входы элементов И 14.-l4.k. На выходы 19.1-19.k ус ройства выдаетс  код номера i отказавшей последовательности.

За счет использовани  блока 4 ср нени  устройство позвол ет в случае контрол  входа 15.1 с независимой п

45 следовательностью импульсов через в м  Т вьщать сигнал неисправности на выход 18 при отсутствии ее на вход 15.1.

Элемент 10 задержки во всех режи

50 мах работы устройства обеспечивает задержку поступлени  нового адреса на блок 3 посто нной пам ти из счет чика 2 на интервал времени, равный длительности отрицательного импульс

gg переиоса на выходе селектора 5. Эт необходимо дл  того, чтобы исключит многократную запись информации из блока 3 в счетчик 2 за врем  импуль са переноса.

15.П-1, вход 15.П-1 - от 15.2, вход 15.2 - от входа 15.1, вход 15.1  вл етс  независимым.

Считаетс , что пропала импульсна  последовательность на входе 15.П-1. При поиске первопричины переход т к входу 15.2, а затем к входу 15.1.

Так как на входе I5.I импульсна  последовательность присутствует, то снова возвращаютс  к контролю импульсной последовательности на входе 15.2, котора  и  вл етс  причиной отказа импульсной последовательности на входе 15.П-1.

В том случае, если импульсна  последовательность , поступающа  на вход 15.1 устройства,  вл етс  независимой (и опрашиваетс  мультиплексором

с помощью адреса i,. записанного в

счетчике 2), в соответствующей i-й  чейке пам ти блока 3 посто нной пам ти записьгоаетс  код номера i в двоичном коде. Так как коды на выходе

5

0

совпадают, блок 4 выдает на элемент И 11 высокий уровень.

Если при контроле последовательно0 сти на входе 15.1 вы вл етс  ее отсутствие , на выходе селектора 5 импульсов формируетс  через врем  Т от- рицательньш импульс переноса, кото- рьш переписьшает код  чейки с номером i блока 3 посто нной пам ти в счетчик 2 (его прежнее состо ние подтверждаетс ) и проходит через элементы И 11 и ИЛИ 13 на входы элементов И 14.-l4.k. На выходы 19.1-19.k устройства выдаетс  код номера i отказавшей последовательности.

За счет использовани  блока 4 сравнени  устройство позвол ет в случае контрол  входа 15.1 с независимой по-

5 следовательностью импульсов через врем  Т вьщать сигнал неисправности на выход 18 при отсутствии ее на входе 15.1.

Элемент 10 задержки во всех режи-

0 мах работы устройства обеспечивает задержку поступлени  нового адреса на блок 3 посто нной пам ти из счетчика 2 на интервал времени, равный длительности отрицательного импульса

g переиоса на выходе селектора 5. Это необходимо дл  того, чтобы исключить многократную запись информации из блока 3 в счетчик 2 за врем  импульса переноса.

Ф о рмула изобретени 

1. Устройство дл  контрол  интегральных схем, содержащее мультиплексор , счетчик, элемент ИЛИ, первый D-триггер, причем информационные входы мультиплексора соединены с первыми входами устройства, адресные входы - с информационными выходами счетчика, отличающеес  тем, что, с целью повьшени  быстродействи  контрол , в него введены блок посто нной пам ти, блок сравнени , элемент задержки, селектор импульсов по длительности, второй D- триггер, первый и второй элементы НЕ, первый и второй элементы И, группа элементов И, причем выход мультиплексора соединен со счетным входом счет- 0 С-вход - с выходом селектора импульсов по длительности, S-вход - с выходом мультиплексора, R-вход - с вторым входом устройства, пр мой выход - с третьим входом второго элемента И. 2. Устройство -по п. 1, о т л и ч ака и первым входом селектора им- ,пульсов по длительности, соединенного вторым входом с вторым входом устройства, установочным входом первого D-триггера и входом первого элемента НЕ, соединенного выходом с установочным входом счетчика, соединенного управл ющим входом с выходом селектора импульсов по длительности , синхровхо дом первого D-триг- гера и входом второго элемента НЕ, соединенного выходом с первыми входами первого и второго элементов И, соединенных выходами с первь1м и вторым входами элемента ИЛИ соответственно , соединенного выходом с первым выходом устройства и первь1ми входами группы элементов И, каждьй из выхо- . дов которой соединен с соответствующим вторым выходом устройства, а вторые входы - с соответствующими вь ходами счетчика и через элемент за25

ю щ е е с   тем, что селектор импульсов по длительности содержит генератор импульсов, соединенный выходом с первым входом первого элемента 30 И-НЁ, соединенного выходом со счетным входом счетчика, соединенного выходом переноса с выходом селектора,

установочным входом - с выходом ВТО-

рого элемента И-НЕ, соединенного пер- 35 вым входом с первым входом селектора, второй вход которого соединен с вторым входом второго элемента И-НЕ и первым установочным входом RS-тригге- ра, соединенного выходом с вторым 40 входом первого элемента И-НЕ, вторым установочным входом RS-триггера - с третьим входом селектора.

5

держки с соответствующими входами блока посто нной пам ти, соединенного выходами с соответствующими информационными входами счетчика и пер- .выми входами блока сравнени , соединенного вторыми входами с выходами элемента задержки, выходом - с вторым входом первого элемента И, соединенного третьим входом с инверсным выходом первого D-триггера, пр мой выход которого соединен с вторым входом второго элемента И, а информационный вход первого D-триггера соединен с щиной 1 устройства, третий вход селектора импульсов по длительности соединен с третьим входом устройства , D-вход второго D-триггера соединен с общей шиной устройства.

ю щ е е с   тем, что селектор импульсов по длительности содержит генератор импульсов, соединенный выходом с первым входом первого элемента И-НЁ, соединенного выходом со счетным входом счетчика, соединенного выходом переноса с выходом селектора,

установочным входом - с выходом ВТО-

рого элемента И-НЕ, соединенного пер- вым входом с первым входом селектора, второй вход которого соединен с вторым входом второго элемента И-НЕ и первым установочным входом RS-тригге- ра, соединенного выходом с вторым входом первого элемента И-НЕ, вторым установочным входом RS-триггера - с третьим входом селектора.

г

BbixJr Вых. 15

Фиг. I

riruuifinmi

Фиг.

Claims (1)

1. Фо р м у л а изобретения

   1. Устройство для контроля интегральных схем, содержащее мультиплексор, счетчик, элемент ИЛИ, первый D-триггер, причем информационные входы мультиплексора соединены с первыми входами устройства, адресные входы - с информационными выходами счетчика, о тличающее с я тем, что, с целью повышения быстродействия контроля, в него введены блок постоянной памяти, блок сравнения, элемент задержки, селектор импульсов по длительности, второй Dтриггер, первый и второй элементы НЕ, первый и второй элементы И, группа элементов И, причем выход мультиплексора соединен со счетным входом счет- 20 ка и первым входом селектора импульсов по длительности, соединенного вторым входом с вторым входом устройства, установочным входом первого D-триггера и входом первого элемента НЕ, соединенного выходом с установочным входом счетчика, соединенного управляющим входом с выходом селектора импульсов по длительности, ’ синхровходом первого D-триггера и входом второго элемента НЕ, соединенного выходом с первыми входами первого и второго элементов И, соединенных выходами с первым и вторым входами элемента ИЛИ соотдетственно, соединенного выходом с первым выходом устройства и первыми входами группы элементов И, каждый из выходов которой соединен с соответствующим вторым выходом устройства, а вторые входы - с соответствующими выходами счетчика и через элемент за-10 держки с соответствующими входами блока постоянной памяти, соединенного выходами с соответствующими ин₅ формационными входами счетчика и первыми входами блока сравнения, соединенного вторыми входами с выходами ' элемента задержки, выходом - с вторым входом первого элемента И, сое10 диненного третьим входом с инверсным выходом первого D-триггера, прямой выход которого соединен с вторым входом второго элемента И, а информационный вход первого D-триггера соеди15 нен с шиной 1 устройства, третий вход селектора импульсов по длительности соединен с третьим входом устройства, D-вход второго D-триггера соединен с общей шиной устройства, С-вход - с выходом селектора импульсов по длительности, S-вход - с выходом мультиплексора, R-вход - с вторым входом устройства, прямой выход с третьим входом второго элемента И.

   25 2. Устройство по п.1, о т л и чага щ е е с я тем, что селектор импульсов по длительности содержит генератор импульсов, соединенный выходом с первым входом первого элемента 30 И-НЁ, соединенного выходом со счетным входом счетчика, соединенного выходом переноса с выходом селектора, установочным входом - с выходом второго элемента И-НЕ, соединенного пер35 вым входом с первым входом селектора, второй вход которого соединен с вторым входом второго элемента И-НЕ и первым установочным входом RS-триггера, соединенного выходом с вторым 40 входом первого элемента И-НЕ, вторым установочным входом RS-триггера - с третьим входом селектора.

   Фиг.2 tnnn.IWiJ1TLn4]V^

   ВхоОШ^ □ΐΐψυτυτυΊίφ π я ^WH_TLl! _П_ _n}J р

   Вм015л[_ ί zwL. Lj.,.'............ί· I ..L—

   L.-Mi..j__________ 1..1,.] .,:.1________ ^{& №}Ή4τΗι—Ц-к—

   Дисд8<<4.·],, ]............. Lt___....,,.

   L4—1-------------------^{Tr 6} H.;

   Bbix.Tr? H_i-~...............

   Вых. IB I ____________ ,

   Фиг.З

   Фиг/t