JPS616944A - フレ−ムの同期方式 - Google Patents
フレ−ムの同期方式Info
- Publication number
- JPS616944A JPS616944A JP59126327A JP12632784A JPS616944A JP S616944 A JPS616944 A JP S616944A JP 59126327 A JP59126327 A JP 59126327A JP 12632784 A JP12632784 A JP 12632784A JP S616944 A JPS616944 A JP S616944A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- synchronization
- information
- pulse
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/10—Arrangements for initial synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/33—Synchronisation based on error coding or decoding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/044—Speed or phase control by synchronisation signals using special codes as synchronising signal using a single bit, e.g. start stop bit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は時分割データ伝送に於けるフレームの同期方式
に関するものである。
に関するものである。
複数の端末が１本の伝送路に接続された場合。
第７１図に示されるように、信号が各端末へ順次時分割
して繰シ返し送出され、この繰シ返し周期Ｐ。
して繰シ返し送出され、この繰シ返し周期Ｐ。
は伝送路に接続された端末の数ｎ（ｎ≧２）と同数のフ
レームＦ１〜Ｆｎからなシ、かつ各フレームＦ、Ｃ１≦
ｉ≦ｎ）は同期情報Ｓ、送出すべき端末の指示情報Ａ１
及びデータ情報■、を含むデータフレームＤＦ、とデー
タフレームＤＦ、の終了時点から次のフレームＦ１＋１
（但し、ｆ＝ｎのときは次の繰シ返し周期Ｐｋ＋１のフ
レームＦ１）の開始時点までの情報が存在しないブラン
ク区間Ｂ０とからなる時分割データ伝送方式がちる。具
体的に、端末の数ｎ＝１０の場合、１フレームＦ１が１
２５μｓ＋データフレームＤＦ が約８０μｓ、ブラ
ンク区間Ｂ１が約４５μｓで、ｎ＝１０よシ繰シ返し周
期Ｐｋは１、２５ ｍｓとなる。
レームＦ１〜Ｆｎからなシ、かつ各フレームＦ、Ｃ１≦
ｉ≦ｎ）は同期情報Ｓ、送出すべき端末の指示情報Ａ１
及びデータ情報■、を含むデータフレームＤＦ、とデー
タフレームＤＦ、の終了時点から次のフレームＦ１＋１
（但し、ｆ＝ｎのときは次の繰シ返し周期Ｐｋ＋１のフ
レームＦ１）の開始時点までの情報が存在しないブラン
ク区間Ｂ０とからなる時分割データ伝送方式がちる。具
体的に、端末の数ｎ＝１０の場合、１フレームＦ１が１
２５μｓ＋データフレームＤＦ が約８０μｓ、ブラ
ンク区間Ｂ１が約４５μｓで、ｎ＝１０よシ繰シ返し周
期Ｐｋは１、２５ ｍｓとなる。
このような時分割データ伝送方式では、各端末は、端末
指示情報Ａ、が自端末指示情報であるときに当該フレー
ムＦ１内のデータ情報工、を取込むことになる。そして
、各端末では、第γ図に示されるように信号がバースト
状に送られてくるので。
指示情報Ａ、が自端末指示情報であるときに当該フレー
ムＦ１内のデータ情報工、を取込むことになる。そして
、各端末では、第γ図に示されるように信号がバースト
状に送られてくるので。
端末指示情報へ〇及びデータ情報工１を正しく受信する
ために、データフレームＤＦ１の先頭にある同期情報Ｓ
を検出してフレームの先頭位置（フレーム同期位置）を
検出する必要がある。
ために、データフレームＤＦ１の先頭にある同期情報Ｓ
を検出してフレームの先頭位置（フレーム同期位置）を
検出する必要がある。
従来、この種の時分割データ伝送方式において。
各端末では、フレームの先頭位置を検出するために、受
信回路で伝送路からの信号を情報のｕ１″′。
信回路で伝送路からの信号を情報のｕ１″′。
”０″に対応した信号に復元し、その復元信号を直接同
期検出回路に入力しており、同期検出回路で任意の位置
よシ復元信号に含まれる同期情報Ｓ乙゛１ を検索（監視）シ、同期情報Ｓと同一のＯｔノットター
ンを検出したときにそれを同期情報Ｓと見なして、フレ
ーム同期位置を検出していた。しかし。
期検出回路に入力しており、同期検出回路で任意の位置
よシ復元信号に含まれる同期情報Ｓ乙゛１ を検索（監視）シ、同期情報Ｓと同一のＯｔノットター
ンを検出したときにそれを同期情報Ｓと見なして、フレ
ーム同期位置を検出していた。しかし。
この方法では、データ情報１１中に同期情報Ｓと同Ｃ“
−のＸ゛ソトやターンが含まれると、それを誤って同期
情報Ｓと認識してしすい、異常同期を起こすという欠点
があった。
情報Ｓと認識してしすい、異常同期を起こすという欠点
があった。
そこで２本発明者は、先に、昭和５９年３月２３日に特
願第５４，４７７号として本発明と同名のものを出願し
た（以下、それを先願と略す。）。
願第５４，４７７号として本発明と同名のものを出願し
た（以下、それを先願と略す。）。
先願のフレームの同期方式は、各端末に、受信回路から
出力される復元信号を入力するゲートと。
出力される復元信号を入力するゲートと。
復元信号の中からフレームＦ、のブランク区間Ｂ。
を検出するブランク検出回路と、この検出結果に基づい
て前記ゲートの開閉を制御する制御回路とを新しく付加
し、同期検出回路には前記ケ゛−トの出力信号を入力し
て２次のフレームＦｉ＋１の直前の描該フレームＦ、の
ブランク区間Ｂｉよシ復元信号が同期検出回路に入力す
るように、即ち、同期検出回路が次のフレームＦｉ＋１
にある同期情報Ｓの先頭よシ同期検出を開始するように
したことで。
て前記ゲートの開閉を制御する制御回路とを新しく付加
し、同期検出回路には前記ケ゛−トの出力信号を入力し
て２次のフレームＦｉ＋１の直前の描該フレームＦ、の
ブランク区間Ｂｉよシ復元信号が同期検出回路に入力す
るように、即ち、同期検出回路が次のフレームＦｉ＋１
にある同期情報Ｓの先頭よシ同期検出を開始するように
したことで。
同期情報Ｓの誤認識をなくシ、正しいフレーム同期位置
を検出している。
を検出している。
上記先願のフレーム同期方式は、データ伝送中に雑音等
がない場合、電源を投入した時、即ち。
がない場合、電源を投入した時、即ち。
端末の起動時に同期（以下、初期同期と略称す）を確立
するものであった。従って、７ｊ−夕伝送中の雑音等に
よって同期が外れだ場合には、先願のフレーム同期方式
の構成のままでは再同期を確立することができない。
するものであった。従って、７ｊ−夕伝送中の雑音等に
よって同期が外れだ場合には、先願のフレーム同期方式
の構成のままでは再同期を確立することができない。
本発明によるフレームの同期方式は、データフレームに
雑音等による異常同期を検出するだめの異常検出用情報
を新しく設けると共に、各端末に。
雑音等による異常同期を検出するだめの異常検出用情報
を新しく設けると共に、各端末に。
受信回路から出力される復元信号を入力するケ゛−トと
、復元信号の中からフレームのブランク区間を検出する
ブランク検出回路と、前記ゲートから出力される直列信
号を前記異常検出用情報と同じビット数の並列信号に変
換する直並列変換回路と。
、復元信号の中からフレームのブランク区間を検出する
ブランク検出回路と、前記ゲートから出力される直列信
号を前記異常検出用情報と同じビット数の並列信号に変
換する直並列変換回路と。
所定のタイミングで前記直並列変換回路の出力信号を受
取り、該受取った信号が前記異常検出用情報であるか否
かをチェックする手段と、該チェック手段での誤シの回
数を計数する手段と、該計数結果に基づいて同期状態で
あるか異常同期状態であるかを判定する手段と、該判定
結果と前記ブランク検出回路の検出結果に基づいて前記
り８−トの開閉を制御する手段とを新しく伺加し、同期
検出回路には前記ゲートの出力信号を入力して、初期同
期は勿論、再同期をも確立できるようにしたことを特徴
とする。
取り、該受取った信号が前記異常検出用情報であるか否
かをチェックする手段と、該チェック手段での誤シの回
数を計数する手段と、該計数結果に基づいて同期状態で
あるか異常同期状態であるかを判定する手段と、該判定
結果と前記ブランク検出回路の検出結果に基づいて前記
り８−トの開閉を制御する手段とを新しく伺加し、同期
検出回路には前記ゲートの出力信号を入力して、初期同
期は勿論、再同期をも確立できるようにしたことを特徴
とする。
以下２図面を参照して本発明の実施例について説明する
。
。
第１図は２本発明によるフレームの同期方式を実現する
だめの各端末の受信側に設けられた回路の一実施例を示
したブロック図、第２図は本発明の適用される時分割デ
ータ方式の信号構成の一例を示しだ図である。
だめの各端末の受信側に設けられた回路の一実施例を示
したブロック図、第２図は本発明の適用される時分割デ
ータ方式の信号構成の一例を示しだ図である。
第２図を参照すると２本発明の適用される時分割データ
伝送方式では、信号が各端へ順次時分割して繰シ返し送
出され、この繰り返し周期Ｐｋは伝送路に接続された端
末の数ｎと同数のフレームＦ１〜Ｆｎからなシ、かつ各
フレームＦ１（１≦ｉ≦ｎ）は同期情報Ｓ、送出すべき
端末の指示情報Ａ１．雑音等による異常同期を検出する
だめの異常検出用情報Ｅ及びデータ情報工 を含むデー
タフレームＤＦ とデータフレームＤＦ の終了時
点から次のフレームＦｉ−＋−＋ （但し、１−ｎのと
きは次の繰シ返し周期Ｐｋ＋１のフレームＦ１）の開始
時点までの情報が存在しないブランク区間Ｂ１とからな
る。
伝送方式では、信号が各端へ順次時分割して繰シ返し送
出され、この繰り返し周期Ｐｋは伝送路に接続された端
末の数ｎと同数のフレームＦ１〜Ｆｎからなシ、かつ各
フレームＦ１（１≦ｉ≦ｎ）は同期情報Ｓ、送出すべき
端末の指示情報Ａ１．雑音等による異常同期を検出する
だめの異常検出用情報Ｅ及びデータ情報工 を含むデー
タフレームＤＦ とデータフレームＤＦ の終了時
点から次のフレームＦｉ−＋−＋ （但し、１−ｎのと
きは次の繰シ返し周期Ｐｋ＋１のフレームＦ１）の開始
時点までの情報が存在しないブランク区間Ｂ１とからな
る。
第１図を参照すると、受信回路１０と同期検出回路１１
の間に２本発明に係る一実施例の回路が新しく付加され
ている。この新しく付加された回路は、受信回路１０か
も出力される復元信号ａを入力するケ゛−ト１２と、復
元信号ａの中からブランク区間Ｂ、 （第２図参照）を
検出するだめのＤタイプ・フリソゾ７０ッｆ（以下、Ｄ
−Ｆ／Ｆと略称す）１３と、り゛−ト１２から出力さ
れる直列信号を異常検出用情報Ｅ（第２図参照）と同じ
ピット数の並列信号に変換する直並列変換回路（以下。
の間に２本発明に係る一実施例の回路が新しく付加され
ている。この新しく付加された回路は、受信回路１０か
も出力される復元信号ａを入力するケ゛−ト１２と、復
元信号ａの中からブランク区間Ｂ、 （第２図参照）を
検出するだめのＤタイプ・フリソゾ７０ッｆ（以下、Ｄ
−Ｆ／Ｆと略称す）１３と、り゛−ト１２から出力さ
れる直列信号を異常検出用情報Ｅ（第２図参照）と同じ
ピット数の並列信号に変換する直並列変換回路（以下。
Ｓ／Ｐ変換回路と略称す）１４と、後で詳述するマイク
ロコンビーータ（以下、マイコンと略称ス）１５と、マ
イコン１５から発生するトリガパルスＬで再トリガ゛可
能な再トリガ形単安定マルチバイア’ レ−タ１、 ６
と、再トリガ形単安定マルチバイブレータ１６の出力の
立下シでトリガされ、マイコン１５にリセットパルスｒ
を出力する単安定−マルチパイブレーク］７を含んでい
る。ケゝ−ト１２の出力信号は同期検出回路１１とｓ／
ｐ変換回路１４に入力している。
ロコンビーータ（以下、マイコンと略称ス）１５と、マ
イコン１５から発生するトリガパルスＬで再トリガ゛可
能な再トリガ形単安定マルチバイア’ レ−タ１、 ６
と、再トリガ形単安定マルチバイブレータ１６の出力の
立下シでトリガされ、マイコン１５にリセットパルスｒ
を出力する単安定−マルチパイブレーク］７を含んでい
る。ケゝ−ト１２の出力信号は同期検出回路１１とｓ／
ｐ変換回路１４に入力している。
ここで、Ｄ−Ｆ／Ｆ１３の入力端子りとプリセット端子
ＰＲには、電圧Ｖ。０が入力して−・イレベル”Ｈ″′
に保持されており、クロック端子ＣＫには復元信号ａが
入力し、クリア端子ＣＬＲにはマイコン１５からのクリ
アパルスｐが入力している。従って、Ｄ −Ｆ／Ｆ １
３の出力、Ｑは、クリア・ぐルスｐがロウレベル” Ｌ
” Ｋ すった時に、Ｏウレベルでロウレベル“Ｌ
” カラハイレベル”ｎ ”ＫＭ移し、以後、クリアパ
ルスｐがロウレベル” Ｌ ” Ｋなるまでハイレベル
゛Ｈ″″の状態を保持する。
ＰＲには、電圧Ｖ。０が入力して−・イレベル”Ｈ″′
に保持されており、クロック端子ＣＫには復元信号ａが
入力し、クリア端子ＣＬＲにはマイコン１５からのクリ
アパルスｐが入力している。従って、Ｄ −Ｆ／Ｆ １
３の出力、Ｑは、クリア・ぐルスｐがロウレベル” Ｌ
” Ｋ すった時に、Ｏウレベルでロウレベル“Ｌ
” カラハイレベル”ｎ ”ＫＭ移し、以後、クリアパ
ルスｐがロウレベル” Ｌ ” Ｋなるまでハイレベル
゛Ｈ″″の状態を保持する。
マイコン１５は、一般に、プログラムやデータ等を格納
するメモリと２種々の演算等を実行するマイクロプロセ
、すどを有しているが９図面には。
するメモリと２種々の演算等を実行するマイクロプロセ
、すどを有しているが９図面には。
本実施例の動作を説明する時に必要な機能のみをブロッ
クで示しである。即ち、マイコン１５は。
クで示しである。即ち、マイコン１５は。
同期検出回路１１からの同期検出パルスＳ（後述）を受
けて所定の時間（後述）経過後にＳ／Ｐ変換回路１４（
後述するようにラッチ回路を含む）にラッチパルスｔを
出力し、そのラッチパルスｔでラッチされたｓ／ｐ変換
回路ｊ４のランチ回路の出力を受取り、その受取った信
号が異常検出用情報Ｅであるか否かをチェックして、異
常検出用情報Ｅでない場合に誤りパルスｄを発生するチ
ェック手段１５ａと、誤シパルスｄの送出口数を計数す
る計数手段１５ｂと、計数手段１５ｂの計数結果に基づ
いて同期状態か否かを判断し、異常同期状態であると判
断したときに異常同期信号ｅを所定時間ハイレベルＩＩ
ＨＩＩとする判定手段１５Ｃと、異常同期信号ｅとＤ
−Ｆ／Ｆ１３の出力Ｑとを入力して、クリア・ぐルスｐ
と制御信号Ｃを発生する制御手段１５ｄと、異常同期信
号ｅによって上述したトリガパルスｔの発生が制御され
るトリガ発生手段１５ｅとを含んでいる。なお、ケゞ−
ト１２は。
けて所定の時間（後述）経過後にＳ／Ｐ変換回路１４（
後述するようにラッチ回路を含む）にラッチパルスｔを
出力し、そのラッチパルスｔでラッチされたｓ／ｐ変換
回路ｊ４のランチ回路の出力を受取り、その受取った信
号が異常検出用情報Ｅであるか否かをチェックして、異
常検出用情報Ｅでない場合に誤りパルスｄを発生するチ
ェック手段１５ａと、誤シパルスｄの送出口数を計数す
る計数手段１５ｂと、計数手段１５ｂの計数結果に基づ
いて同期状態か否かを判断し、異常同期状態であると判
断したときに異常同期信号ｅを所定時間ハイレベルＩＩ
ＨＩＩとする判定手段１５Ｃと、異常同期信号ｅとＤ
−Ｆ／Ｆ１３の出力Ｑとを入力して、クリア・ぐルスｐ
と制御信号Ｃを発生する制御手段１５ｄと、異常同期信
号ｅによって上述したトリガパルスｔの発生が制御され
るトリガ発生手段１５ｅとを含んでいる。なお、ケゞ−
ト１２は。
制御信号ＣがロウレベルＩｔ Ｌ ＩＩのときゲートを
閉じ、−・イレベル゛Ｈ″のときゲートを開ける・第３
図には本実施例の動作を説明する為のタイムチャートが
示され、第４図には第１図のマイコン１５の７０−チャ
ートが示されている。以下。
閉じ、−・イレベル゛Ｈ″のときゲートを開ける・第３
図には本実施例の動作を説明する為のタイムチャートが
示され、第４図には第１図のマイコン１５の７０−チャ
ートが示されている。以下。
第１図の回路の動作を、第２図、第３図及び第４図をも
参照して説明する。先ず、最初に端末（図示せず）か起
動された時の初期同期の動作について説明し、その後に
再同期の動作について説明するＯ Ａ、初期同期 先ず、端末の電源を投入して端末が起動されると、公知
の回路（図示せず）によって、リセットパルスｒ（ロウ
レベル゛’ Ｌ ″） カマイコン１５’（Ｄリセット
端子ＲＥＳＥＴに入力し、マイコン１５はリセットされ
初期状態となる。このとき、制御手段１５ｅは・リセッ
トパルスｒを受けると、その立１１０ウレベル” Ｌ
” カラハイレベルＩｔ ＨＪ″への遷移）でクリアパ
ルスｐをロウレベル“Ｌ″′にしてＤ−Ｆ／Ｆ１３をリ
セット状態（その出力Ｑをロウレベル“Ｌ″）にすると
共に、制御信号Ｃをロウレベル”Ｌ”にする。制御信号
ＣがロウレベルＩｔ Ｌ ＩＴよシグート１２は閉じ、
受信回路１ｏがら出力される復元信号ａは同期検出回路
エエに供給されない。一方、この初期状態において、チ
ェック手段１５ａ、計数手段１５ｂ８判定手段１５ｃ及
びトリガ発生手段１５ｅも初期化されるが、計に ル”ｌ”で正常同期であることを示しているので。
参照して説明する。先ず、最初に端末（図示せず）か起
動された時の初期同期の動作について説明し、その後に
再同期の動作について説明するＯ Ａ、初期同期 先ず、端末の電源を投入して端末が起動されると、公知
の回路（図示せず）によって、リセットパルスｒ（ロウ
レベル゛’ Ｌ ″） カマイコン１５’（Ｄリセット
端子ＲＥＳＥＴに入力し、マイコン１５はリセットされ
初期状態となる。このとき、制御手段１５ｅは・リセッ
トパルスｒを受けると、その立１１０ウレベル” Ｌ
” カラハイレベルＩｔ ＨＪ″への遷移）でクリアパ
ルスｐをロウレベル“Ｌ″′にしてＤ−Ｆ／Ｆ１３をリ
セット状態（その出力Ｑをロウレベル“Ｌ″）にすると
共に、制御信号Ｃをロウレベル”Ｌ”にする。制御信号
ＣがロウレベルＩｔ Ｌ ＩＴよシグート１２は閉じ、
受信回路１ｏがら出力される復元信号ａは同期検出回路
エエに供給されない。一方、この初期状態において、チ
ェック手段１５ａ、計数手段１５ｂ８判定手段１５ｃ及
びトリガ発生手段１５ｅも初期化されるが、計に ル”ｌ”で正常同期であることを示しているので。
トリガ発生手段１５ｅがらはトリガｙ９ルスｔか出力さ
れている０なお、端末の起動時、伝送路から送られてく
る信号（受信回路１ｏがら出方される復元信号ａ）は、
フレームＦ のデータフレームＤＦ１であるとする。
れている０なお、端末の起動時、伝送路から送られてく
る信号（受信回路１ｏがら出方される復元信号ａ）は、
フレームＦ のデータフレームＤＦ１であるとする。
次に、制御手段１５ｄはクリア・ぐルスｐをハイレベル
“ＨＩＩにしてＤ−Ｆ／Ｆ１３をリセット状態から動作
状態にする。そして、制御手段１５ｄでハ、クリアパル
スｐのロウレベル” Ｌ ” カラハイレベル°゛Ｈ″
の変化点よシ所定時間Ｔ（後で詳述する）経過したとき
のＤ −Ｆ／Ｆ １３の出力Ｑの状態を監視する。
“ＨＩＩにしてＤ−Ｆ／Ｆ１３をリセット状態から動作
状態にする。そして、制御手段１５ｄでハ、クリアパル
スｐのロウレベル” Ｌ ” カラハイレベル°゛Ｈ″
の変化点よシ所定時間Ｔ（後で詳述する）経過したとき
のＤ −Ｆ／Ｆ １３の出力Ｑの状態を監視する。
ここで１例えば上記所定時間Ｔは、データフレームＤＦ
における相隣接する立上シエッジ間の最！ 大時間Ｔｍとブランク区間Ｂ、に対し２次の関係式を満
足するように選択されるＯ ｉ ｒ、（Ｔ （、− 上記のように所定時間Ｔを選択することによシ。
における相隣接する立上シエッジ間の最！ 大時間Ｔｍとブランク区間Ｂ、に対し２次の関係式を満
足するように選択されるＯ ｉ ｒ、（Ｔ （、− 上記のように所定時間Ｔを選択することによシ。
復元信号ａがデータフレームＤＦ１０間は、制御手段１
５ｄの監視時にＤ −Ｆ／Ｆ、１３の出力Ｑは〕・イレ
ペル°゛Ｈ″であるので、制御手段１５ｄは、再びクリ
アパルスｐを出力して、以後上述の動作を繰返す。しか
し、復元信号ａがブランク区間Ｂ。
５ｄの監視時にＤ −Ｆ／Ｆ、１３の出力Ｑは〕・イレ
ペル°゛Ｈ″であるので、制御手段１５ｄは、再びクリ
アパルスｐを出力して、以後上述の動作を繰返す。しか
し、復元信号ａがブランク区間Ｂ。
に入ると、制御手段１５ｄの監視時にＤ 、 Ｆ／Ｆ
１３の出力Ｑはロウレベル゛Ｌ″であるので、それ以後
、制御手段１５ｄはクリアパルスｐを出力しないて制御
信号Ｃを・・イレベルＩＩ ＨＩＩとしてケ゛−ト１２
を開き、受信回路１０から出力される復元信号ａが同期
検出回路１１とｓ／ｐ変換回路１４に供給される。
１３の出力Ｑはロウレベル゛Ｌ″であるので、それ以後
、制御手段１５ｄはクリアパルスｐを出力しないて制御
信号Ｃを・・イレベルＩＩ ＨＩＩとしてケ゛−ト１２
を開き、受信回路１０から出力される復元信号ａが同期
検出回路１１とｓ／ｐ変換回路１４に供給される。
このように、ケゝ−ト１２はフレームＦｉのブランク区
間Ｂ で開かれるので、同期検出回路１１は。
間Ｂ で開かれるので、同期検出回路１１は。
次のフレームＦ、＋、のデータフレームＤＦｉ＋１の先
頭。
頭。
換言すると次のフレームＦ、＋１の同期情報Ｓの先頭よ
シ同期検出を開始することになシ、確実に誤シなくフレ
ーム同期位置を検出することができる。
シ同期検出を開始することになシ、確実に誤シなくフレ
ーム同期位置を検出することができる。
ここで、同期検出回路１１は、一度同期情報Ｓと同一の
ビットパターンを検出すると、データフレームＤＦ、の
期間から同期情報Ｓの期間を差し引いた期間（以下、ガ
ード期間と略称す）、同期検出を停止し、カード期間経
過後に再び同期情報Ｓと同一のビット・ヤターンを検出
するように動作する。又、同期検出回路１１は、受信し
た復元信号ａが自端末宛の信号か否かを判定する機能を
含んでおシ、即ち、同期情報Ｓと同一のビット・クター
ンを検出した後に、同期情報Ｓに続く端末指示情報へ〇
と同一ビット数分のビット・クターンを調べ。
ビットパターンを検出すると、データフレームＤＦ、の
期間から同期情報Ｓの期間を差し引いた期間（以下、ガ
ード期間と略称す）、同期検出を停止し、カード期間経
過後に再び同期情報Ｓと同一のビット・ヤターンを検出
するように動作する。又、同期検出回路１１は、受信し
た復元信号ａが自端末宛の信号か否かを判定する機能を
含んでおシ、即ち、同期情報Ｓと同一のビット・クター
ンを検出した後に、同期情報Ｓに続く端末指示情報へ〇
と同一ビット数分のビット・クターンを調べ。
そのビットパターンが自端末宛の情報であった場合、同
期検出ノ９ルスＳを出力する。従って、同期検出回路１
１は、正常に動作している場合、同期検出パルスＳを繰
り返し周期Ｐｋ毎に発生することとなる。
期検出ノ９ルスＳを出力する。従って、同期検出回路１
１は、正常に動作している場合、同期検出パルスＳを繰
り返し周期Ｐｋ毎に発生することとなる。
Ｂ、再同期
上記のようにして初期同期が確立された後、データフレ
ームＤＦ１に含まれる異常検出用情報Ｅを監視して、異
常同期状態を検出したときに、再同期を確立する為の動
作に入る。
ームＤＦ１に含まれる異常検出用情報Ｅを監視して、異
常同期状態を検出したときに、再同期を確立する為の動
作に入る。
この再ｆ同期が必要なのは、データ伝送中の雑音等によ
って同期外れが起こる場合があるからである。即ち、上
述した初期同期の確立方法は、正確に言うと、雑音等が
ない場合に確実に誤りなくフレーム同期位置を検出する
ことができる。しかし、データ伝送中に雑音等があると
、異常同期を起こしてしまう場合がある。例えば、制御
信号Ｃをブランク区間Ｂ のある時点で−・イレベル１
１ ＨＩ＋にした後に、その時点以後のブランク区間Ｂ
に同期情報Ｓと同一のビットパターンがあった場合。
って同期外れが起こる場合があるからである。即ち、上
述した初期同期の確立方法は、正確に言うと、雑音等が
ない場合に確実に誤りなくフレーム同期位置を検出する
ことができる。しかし、データ伝送中に雑音等があると
、異常同期を起こしてしまう場合がある。例えば、制御
信号Ｃをブランク区間Ｂ のある時点で−・イレベル１
１ ＨＩ＋にした後に、その時点以後のブランク区間Ｂ
に同期情報Ｓと同一のビットパターンがあった場合。
或いは２次のフレームＦ１＋１の同期情報Ｓが雑音によ
シ同期情報Ｓと違うビットパターンとなシ、データ情報
ｌ１−Ｎ中に同期情報Ｓと同一のビット・ぐターンが含
まれる場合等には、異常同期を起こしてしまうことがあ
る。
シ同期情報Ｓと違うビットパターンとなシ、データ情報
ｌ１−Ｎ中に同期情報Ｓと同一のビット・ぐターンが含
まれる場合等には、異常同期を起こしてしまうことがあ
る。
次に、再同期の動作について説明する。
前述した如く、初期状態のときには、異常同期ルスｔを
再トリガ形単安定マルチパイブレーク１６に供給し続け
ている。再トリガ形単安定マルチバイブレーク１６は、
最初に入力しだトリガ・ぐルスｔによシ、安定状態から
準安定状態になり。
再トリガ形単安定マルチパイブレーク１６に供給し続け
ている。再トリガ形単安定マルチバイブレーク１６は、
最初に入力しだトリガ・ぐルスｔによシ、安定状態から
準安定状態になり。
その出力ｕはロウレベルＩＩＬ”カラハイレベル” Ｈ
”に遷移するが、準安定状態でのトリガパルスｔに対し
ても新たな準安定状態を開始する。この準安定状態の期
間（以下、準安定期間と略称す）Ｔ２が、上記トリガ発
生手段１５ｅから発生するトリガ・ぐルスｔの周期Ｔ１
よシ長くなるように設定されているので、再トリガ形単
安定マルチバイブレーク１Ｇは、トリガ・ぐルスＬが周
期的に送られてきている間、準安定状態にあって、その
出力Ｕは−・イレベル” Ｈ”を保持し続けている。単
安定マルチバイブレーク１７は、再トリガ形単安定マル
チパイプレーク１６の出力Ｕが／飄イレベルｔｔ Ｈｕ
のとき、ハイレベルＩＩ Ｈｊｌを保持して、その出力
なるリセットパルスｒはノ・イレベル” Ｈ” 状Ｗ
Ｋなっている。
”に遷移するが、準安定状態でのトリガパルスｔに対し
ても新たな準安定状態を開始する。この準安定状態の期
間（以下、準安定期間と略称す）Ｔ２が、上記トリガ発
生手段１５ｅから発生するトリガ・ぐルスｔの周期Ｔ１
よシ長くなるように設定されているので、再トリガ形単
安定マルチバイブレーク１Ｇは、トリガ・ぐルスＬが周
期的に送られてきている間、準安定状態にあって、その
出力Ｕは−・イレベル” Ｈ”を保持し続けている。単
安定マルチバイブレーク１７は、再トリガ形単安定マル
チパイプレーク１６の出力Ｕが／飄イレベルｔｔ Ｈｕ
のとき、ハイレベルＩＩ Ｈｊｌを保持して、その出力
なるリセットパルスｒはノ・イレベル” Ｈ” 状Ｗ
Ｋなっている。
この状態において、上記初期同期の同期検出時。
即ち、制御信号Ｃがハイレベル゛′Ｈ″になった時よシ
、受信回路１０から出力される復元信号ａは。
、受信回路１０から出力される復元信号ａは。
同期検出回路１１とＳ／Ｐ変換回路１４に供給されてい
る。同期検出回路１１は、上述したように。
る。同期検出回路１１は、上述したように。
復元信号ａの中から同期情報Ｓと同一のビットパターン
を検出した後に、続いて、自端末完の端末指示情報Ａ１
と同一のピントパターンを検出すると。
を検出した後に、続いて、自端末完の端末指示情報Ａ１
と同一のピントパターンを検出すると。
同期検出パルスＳを出力する。チェック手段１５ａは、
この同期検出パルスＳを゛受けてから異常検出用情報Ｅ
に和尚する送出期間経過した時に、ラッチパルスｔを出
力する。Ｓ／Ｐ変換回路］４は。
この同期検出パルスＳを゛受けてから異常検出用情報Ｅ
に和尚する送出期間経過した時に、ラッチパルスｔを出
力する。Ｓ／Ｐ変換回路］４は。
ラッチ回路（図示せず）を含み、上記ラッチパルスｔを
受信すると、その時点の異常検出用情報Ｅと同じビット
数の並列信号をラッチ回路にラッチする。従ってｔもし
データ伝送中に雑音等がなく。
受信すると、その時点の異常検出用情報Ｅと同じビット
数の並列信号をラッチ回路にラッチする。従ってｔもし
データ伝送中に雑音等がなく。
受信回路１０で正しく情報が受信されているとすればｚ
ｓ／ｐ変換回路１４のラッチ回路には異常検出用情報Ｅ
がラッチされることとなる。
ｓ／ｐ変換回路１４のラッチ回路には異常検出用情報Ｅ
がラッチされることとなる。
チェック手段１５ｇは、ランチパルスｔを送出した後に
、ｓ／ｐ変換回路１４のラッチ回路にラッチされた信号
を受取シ、この受取った信号が異常検出用情報Ｅである
か否かをチェックし、チェックした結果異常検出用情報
Ｅでないと判断した場合には、誤シパルスｄを出力する
。計数手段１、５ｂは２周期的、即ち繰シ返し周期Ｐｋ
毎に、誤シパルスｄが送られてきたか否かを調べておシ
、送られてくるとその内容を” １ ”加算していくが
、送られて来ないとリセットされてその内容をパｏ″′
に戻し、初めから計数を開始する。判定手段１５ｃは、
計数手段１５ｂの内容がある閾値を越えた時。
、ｓ／ｐ変換回路１４のラッチ回路にラッチされた信号
を受取シ、この受取った信号が異常検出用情報Ｅである
か否かをチェックし、チェックした結果異常検出用情報
Ｅでないと判断した場合には、誤シパルスｄを出力する
。計数手段１、５ｂは２周期的、即ち繰シ返し周期Ｐｋ
毎に、誤シパルスｄが送られてきたか否かを調べておシ
、送られてくるとその内容を” １ ”加算していくが
、送られて来ないとリセットされてその内容をパｏ″′
に戻し、初めから計数を開始する。判定手段１５ｃは、
計数手段１５ｂの内容がある閾値を越えた時。
異常同期状態であると判断し、異常同期信号ｅをハイレ
ベル゛Ｈ″として制御手段１５ｄ及びトリガ発生手段１
５ｅに送出する。制御手段１５ｄば。
ベル゛Ｈ″として制御手段１５ｄ及びトリガ発生手段１
５ｅに送出する。制御手段１５ｄば。
異常ＩＪｔｌＪ信号ｅのロウレベル” Ｌ ”からハイ
レベル゛Ｈ″への遷移、即ち立ち上シで、制御信号Ｃを
ロウレベル“Ｌ″とする。又、トリが発生手段１５ｅは
、異常同期信号ｅがハイレベル“Ｈ７１の間、トリガパ
ルスｔの発生を中止する。
レベル゛Ｈ″への遷移、即ち立ち上シで、制御信号Ｃを
ロウレベル“Ｌ″とする。又、トリが発生手段１５ｅは
、異常同期信号ｅがハイレベル“Ｈ７１の間、トリガパ
ルスｔの発生を中止する。
制御信号ＣがロウレベルＩＩ Ｌ”になると、ゲート１
２はゲートを閉じる。ゲート１２が閉じたことによシ、
同期検出回路１１には復元信号ａが供給されなくなる。
２はゲートを閉じる。ゲート１２が閉じたことによシ、
同期検出回路１１には復元信号ａが供給されなくなる。
一方、再トリガ形単安定マルチパイプレーク１６は、ト
リガパルスＬが周期的に送られてこなくなった最終のト
リガパルスｔの時点よシ準安定期間Ｔ２経過後に、安定
状態に戻ってその出力Ｕがハイレベル’Ｉ Ｈ７１から
ロウレベルに” Ｌ ”遷移、即ち立下る。単安定マル
チバイブレータ１７は、この立下シによってトリガされ
、リセットノヤルスｒを所定時間ロウレベル” Ｌ Ｉ
Ｉとする。このリセットノＲルスｒのロウツＳ ／ｌ／
” Ｌ” Ｋよシマイコン１５はリセットされ、それ
以後、前述した初期同期の確立手順と同じ手順で再同期
を確立することとなる。
リガパルスＬが周期的に送られてこなくなった最終のト
リガパルスｔの時点よシ準安定期間Ｔ２経過後に、安定
状態に戻ってその出力Ｕがハイレベル’Ｉ Ｈ７１から
ロウレベルに” Ｌ ”遷移、即ち立下る。単安定マル
チバイブレータ１７は、この立下シによってトリガされ
、リセットノヤルスｒを所定時間ロウレベル” Ｌ Ｉ
Ｉとする。このリセットノＲルスｒのロウツＳ ／ｌ／
” Ｌ” Ｋよシマイコン１５はリセットされ、それ
以後、前述した初期同期の確立手順と同じ手順で再同期
を確立することとなる。
以上２本発明の一実施例について説明したが。
種々の変形が可能であることは言うまでもない。
に戻るようにしておけば、トリガ発生手段１５ｅ。
再トリガ形単安定マルチバイブレータ１６及び単安定マ
ルチパイブレーク］７からなるリセット手段は必ずしも
必要でない。このマイコン］５をリセットする為のリセ
ット手段を設けたのは、再同期確立時に確実にマイコン
１５を初期状態に戻すためだけでなく、その他に２例え
ばマイコン１５が暴走した時にもマイコン１５をリセッ
トできるようにするためである。
ルチパイブレーク］７からなるリセット手段は必ずしも
必要でない。このマイコン］５をリセットする為のリセ
ット手段を設けたのは、再同期確立時に確実にマイコン
１５を初期状態に戻すためだけでなく、その他に２例え
ばマイコン１５が暴走した時にもマイコン１５をリセッ
トできるようにするためである。
又、計数手段１５ｂは、誤シパルスｄが送られてくると
カウントアツプし、謀られてこないとカウントダウンす
るアップダウンカウンタでモ良い。
カウントアツプし、謀られてこないとカウントダウンす
るアップダウンカウンタでモ良い。
更に２判定手段１５ｄｉｌ’、繰シ返し周期Ｐｋの所定
倍の期間毎に計数手段１５ｂをリセットして。
倍の期間毎に計数手段１５ｂをリセットして。
該所定倍数に対する誤シパルスｄの割合より、同期状態
か異常同期状態かを判断するものでも良い。
か異常同期状態かを判断するものでも良い。
又、異常検出用情報Ｅの例としては、固定のパターンで
も良いし２周期的に予め定められた順序で変化する周期
的・ぐターンでも良い。固定のパターンの場合、チェッ
ク手段１５ａは、メモリに予めその固定の・やターンを
記憶しておいて、メモリの内容とＳ／Ｐ変換回路１４か
ら受取った信号が一致しない場合に誤シパルスｄを出力
する。又２周期的パターンの場合、チェック手段１５ａ
は。
も良いし２周期的に予め定められた順序で変化する周期
的・ぐターンでも良い。固定のパターンの場合、チェッ
ク手段１５ａは、メモリに予めその固定の・やターンを
記憶しておいて、メモリの内容とＳ／Ｐ変換回路１４か
ら受取った信号が一致しない場合に誤シパルスｄを出力
する。又２周期的パターンの場合、チェック手段１５ａ
は。
Ｓ／Ｐ変換回路１４から受取った信号が、予め定められ
た順序で送られて来ない時に、誤シパルスｄを出力する
。
た順序で送られて来ない時に、誤シパルスｄを出力する
。
以上の説明で明らかなように１本発明によれば。
端末起動時の初期同期を確立するだけでなく、伝送路の
雑音等の原因によって同期が外れた場合。
雑音等の原因によって同期が外れた場合。
異常検出用情報を用いて異常同期状態を検出し。
再同期を確立できるという効果がある。
第１図は本発明によるフレームの同期方式を実現する回
路の一実施例を示したブロック図、第２図は本発明の適
用される時分割データ方式の信号構成例を示した図、第
３図は第１図の動作を説明する為のタイムチャート、第
４図は第１図のマイコン１５のフローチャート、第５図
は従来の時分割データ方式の信号構成図である。 １０・・・受信回路、１１・・・同期検出回路、１２・
・・ゲート、１３・・・Ｄ −Ｆ／Ｆ （ブランク検出
回路）。 １４・・・Ｓ／Ｐ変換回路、１５・・・マイコン＋ １
５ ｇ・・・チェック手段、１５ｂ・・・計数手段、１
５ｃ・・・判定手段、１５ｄ・・・制御手段、１５ｅ・
・トリが発生手段、１６・・・再トリガ形単安定マルチ
パイプレーク。 １７・・・単安定マルチバイブレータ。 第３０ ｂ −丸の監視 −
ト了１丁−−−□ｍ−刊−−−−刊一一一一一−ｃ
−−
ｂ
−一一−−第４図
路の一実施例を示したブロック図、第２図は本発明の適
用される時分割データ方式の信号構成例を示した図、第
３図は第１図の動作を説明する為のタイムチャート、第
４図は第１図のマイコン１５のフローチャート、第５図
は従来の時分割データ方式の信号構成図である。 １０・・・受信回路、１１・・・同期検出回路、１２・
・・ゲート、１３・・・Ｄ −Ｆ／Ｆ （ブランク検出
回路）。 １４・・・Ｓ／Ｐ変換回路、１５・・・マイコン＋ １
５ ｇ・・・チェック手段、１５ｂ・・・計数手段、１
５ｃ・・・判定手段、１５ｄ・・・制御手段、１５ｅ・
・トリが発生手段、１６・・・再トリガ形単安定マルチ
パイプレーク。 １７・・・単安定マルチバイブレータ。 第３０ ｂ −丸の監視 −
ト了１丁−−−□ｍ−刊−−−−刊一一一一一−ｃ
−−
ｂ
−一一−−第４図
Claims (1)
- １、複数の端末が１本の伝送路に接続され、信号が各端
末へ順次時分割して繰ヤ返し送出され、該繰り返し周期
は伝送路に接続された前記端末の数と同数のフレームか
らなり、かつ各フレームは同期情報、送出すべき端末の
指示情報、雑音等による異常同期を検出するための異常
検出用情報及びデータ情報を含むデータフレームと該デ
ータフレームの終了時点から次のフレームの開始時点ま
での情報が存在しないブランク区間とからなり、各端末
は前記端末指示情報が自端末指示情報であるときに当該
フレーム内のデータ情報を取込むように構成された時分
割データ伝送方式において、各端末は、伝送路からの信
号を情報の“１”、“０”に対応した信号に復元する受
信回路と該復元信号の中から前記同期情報と同一のビッ
トパターンを検出する同期検出回路との間に、前記復元
信号を入力するゲートと、前記復元信号の中から前記ブ
ランク区間を検出するブランク検出回路と、前記ゲート
から出力される直列信号を前記異常検出用情報と同じビ
ット数の並列信号に変換する直並列変換回路と、所定の
タイミングで前記直並列変換回路の出力信号を受取り、
該受取った信号が前記異常検出用情報であるか否かをチ
ェックする手段と、該チェック手段での誤りの回数を計
数する手段と、該計数結果に基づいて同期状態であるか
異常同期状態であるかを判定する手段と、該判定結果と
前記ブランク検出回路の検出結果に基づいて前記ゲート
の開閉を制御する手段とを有し、前記同期検出回路は、
前記ゲートの出力信号を入力して前記同期情報の先頭よ
り同期検出できるようにしたことを特徴とするフレーム
の同期方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59126327A JPS616944A (ja) | 1984-06-21 | 1984-06-21 | フレ−ムの同期方式 |
| US06/747,722 US4638478A (en) | 1984-06-21 | 1985-06-21 | Frame synchronizing system in a receiver in a time-division multiplex transmission system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59126327A JPS616944A (ja) | 1984-06-21 | 1984-06-21 | フレ−ムの同期方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS616944A true JPS616944A (ja) | 1986-01-13 |
Family
ID=14932440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59126327A Pending JPS616944A (ja) | 1984-06-21 | 1984-06-21 | フレ−ムの同期方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4638478A (ja) |
| JP (1) | JPS616944A (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5191576A (en) * | 1988-11-18 | 1993-03-02 | L'Etat Francais and Telediffusion de France S.A. | Method for broadcasting of digital data, notably for radio broadcasting at high throughput rate towards mobile receivers, with time frequency interlacing and analog synchronization |
| US5125089A (en) * | 1988-12-19 | 1992-06-23 | Chrysler Corporation | Asynchronous-to-synchronous parallel word transfer circuit for preventing incoming asyncronous parallel byte data from interfering with outgoing synchronous data |
| US5012442A (en) * | 1988-12-19 | 1991-04-30 | Chrysler Corporation | Bus receiver power-up synchronization and error detection circuit |
| NL9000603A (nl) * | 1990-03-16 | 1991-10-16 | Philips Nv | Afstandsbedieningssysteem, alsmede een zender en een ontvanger voor een afstandsbedieningssysteem. |
| JPH03272224A (ja) * | 1990-03-20 | 1991-12-03 | Canon Inc | 情報信号処理方法 |
| EP0511614B1 (en) * | 1991-04-27 | 1998-02-04 | Nec Corporation | Synchronization control circuit for TDMA cellular communication system |
| FR2697956B1 (fr) * | 1992-11-06 | 1995-02-10 | Matra Sep Imagerie Inf | Procédé et poste de radio-communication entre ou avec des postes mobiles. |
| JP2768621B2 (ja) * | 1993-06-25 | 1998-06-25 | 沖電気工業株式会社 | 分散送信される畳み込み符号の復号装置 |
| US5787078A (en) * | 1994-03-09 | 1998-07-28 | Alcatel N.V. | Frame Synchronization method |
| US20140029935A1 (en) * | 2012-07-27 | 2014-01-30 | James Donald Regan | Indicating a synchronization point between a transmitter and a receiver of an optical link |
| CN114325156B (zh) * | 2021-11-22 | 2024-06-07 | 惠州市德赛西威汽车电子股份有限公司 | 一种对车载仪表外发的多路复用信号的测试系统及方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4471481A (en) * | 1981-02-11 | 1984-09-11 | The Boeing Company | Autonomous terminal data communications system |
| US4516239A (en) * | 1982-03-15 | 1985-05-07 | At&T Bell Laboratories | System, apparatus and method for controlling a multiple access data communications system including variable length data packets and fixed length collision-free voice packets |
-
1984
- 1984-06-21 JP JP59126327A patent/JPS616944A/ja active Pending
-
1985
- 1985-06-21 US US06/747,722 patent/US4638478A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4638478A (en) | 1987-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS616944A (ja) | フレ−ムの同期方式 | |
| KR19990063894A (ko) | 여유도를 가지는 클럭 분산망의 운영과 관리 | |
| GB2109206A (en) | Data transmission system utilising power line of 3-phase alternating current | |
| US5461617A (en) | Serial controller | |
| EP0472161A1 (en) | Pattern synchronizing circuit and method | |
| US4583221A (en) | Synchronization system for key telephone system | |
| EP0321837A2 (en) | Data pattern synchronizer | |
| JPS60199247A (ja) | フレ−ムの同期方式 | |
| JPS61161842A (ja) | 信号送出方式 | |
| US7349511B2 (en) | Synchronous network | |
| US4809303A (en) | Dynamic speed shifter for fiber optic work station | |
| SU1366977A1 (ru) | Устройство дл контрол интегральных схем | |
| JPH0425240A (ja) | バースト信号監視回路 | |
| EP0216427B1 (en) | Device for deriving a synchronizing signal | |
| SU1249591A1 (ru) | Запоминающее устройство с самоконтролем | |
| SU1161933A1 (ru) | Устройство дл синхронизации с контролем | |
| SU1429330A1 (ru) | Устройство дл выделени сигнала фазового пуска | |
| JPS59215148A (ja) | 回線誤り率検出装置 | |
| JP2809202B2 (ja) | クロック切り替え回路及びこれを用いたクロック乗せ換え装置 | |
| JPH06101720B2 (ja) | 車両用通信装置 | |
| CA1079368A (en) | Tone detection synchronizer | |
| JPH026478B2 (ja) | ||
| SU1167714A1 (ru) | Устройство дл синхронизации контрольного и эталонного цифровых измерительных сигналов | |
| SU949832A1 (ru) | Устройство цикловой синхронизации | |
| SU746895A1 (ru) | Устройство дл синхронизации контрольного и эталонного цифровых сигналов |