SU1534461A1 - Устройство дл контрол группы цифровых узлов - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в системах контрол  и диагностики типовых элементов замены радиоэлектронной аппаратуры. Цель изобретени  - расширение функциональных возможностей за счет обеспечени  возможности контрол  узлов с кодо-импульсной реакцией. Устройство содержит генератор тестов, эталонный узел, блок сравнени  и блок индикации, блок потенциальногол согласовани , блок синхронизации, блок контрол  совпадени  импульсов, блок контрол  количества импульсов, две группы коммутаторов, группу регистров, группу элементов И и коммутатор. 7 ил.

Description

Изобретение относитс  к вычислительной технике и может быть использовано в системах контрол  и диагностики типовых элементов замены радиоэлектронной аппаратуры.

Цель изобретени  - расширение функциональных возможностей за счет обеспечени  возможности контрол  узлов с кодоимпульсной реакцией.

На фиг. 1 изображена структурна  схема устройства; на фиг, 2 - структурна  схема блока управлени ; на фиг. 3 - схема блока контрол  совпадени  импульсов; на фиг. 4 - схема блока контрол  количества импульсов; на фиг. 5 - схема блока индикации; на фиг. 6 - структурна  схема блока потенциального согласовани ; на фиг. 7 - временные диаграммы работы устройства; на фиг. 8 - пример стыковки блоков устройства.

Устройство (фиг. 1) содержит генератор 1 тестов, блок 2 управлени , блок 3 потенциального согласовани , эталонный узел 4, группу контролируемых цифровых узлов 5, блок 6 сравнени , к которому отнесен также элемент И 7, коммутатор 8, группу коммутаторов 9 и 10, группу регистров 11, группу элементов И 12, блок 13 индикации, блок 14 контрол  совпадени  импульсов и блок 15 контрол  количества импульсов.

Блок управлени  (фиг. 2) содержит генератор 16 тактовых импульсов, переключатель 17, резистор 18, конденсатор 19, триггеры 20-26, элементы ИЛИ 27-31, пороговый элемент 32, счетчики 33-35, делитель 36 частоты, блок 37 синхронизации, блок 38 пам ти , шину 39 нул , шину 40 тактового выхода блока 2 управлени , шину 41

ел

со

о

Пуск, шины 42-44 управл ющих выходов , группу шин 45,  вл ющихс  группой адресных выходов блока 2 управлени , шину 46 установочного вы- хода, шину 47 управл ющего выхода, группу шин 48,  вл ющихс  группой адресных выходов блока 2 управлени , группу шин 49 информационных выходов и шину 50 управл ющего выхода блока 2 управлени .

Блок контрол  совпадени  импульсов (фиг. 3) содержит группы элементов И 51, группы интегрирующих цепей 52, группу регистров 53, труп- пу схем сравнени , состо щую из группы блоков 54 сравнени , группу элементов И 55, группу коммутаторов 56, группу регистров 57, группу элементов И 58, группу выходов 59, группу информационных входов 60 блока 14, шину 61 синхровхода,.группу шин 62 адресных входов, шину 63 синхровхода группу шин 64 адресных входов и синхровход 65.

Блок 15 контрол  количества импульсов (фиг. 4) содержит триггер, состо щий из собственно триггера 66 и элемента И 67, группу делителей частоты, образованную элементами И 68 и делител ми 69 частоты, группу счетчиков, образованных группой счетчиков 70 и элементами ИЛИ-НЕ 71, группу коммутаторов, образованных комутаторами 72,регистрами 73 и группой элементов И 74, входы и выходы 75-83 блока.

Блок 13 индикации (фиг. 5) содержит группы элементов И 84, индикатор 85 и 86, группу элементов И 87, группу шин 88 входов блока индикации и управл ющий вход 89 блока.

Блок 3 потенциального согласовани  (фиг. 6) содержит группу повторителей 90 напр жени , группу входов 91 блока и группу выходов 92.

Устройство работает следующим образом .

При включении напр жени  питани  конденсатор 19 (фиг. 2) начинает медленно зар жатьс  через большое сопротивление резистора 18 и большое входное сопротивление порогового элемента 32, на выходе которого за счет инвертировани  поддерживает- ей высокий логический уровень (логическа  1). Этот сигнал через элементы ИЛИ 28, 29 и 31 устанавливает тригеры 21, 22 и 26 и счетчик 35 в ис

Q

Q , 5

ходные (нулевые) состо ни , а единичные уровни с инверсных выходов триггеров 21 и 22 устанавливают в исходные состо ни  счетчики 33 и 34 и делитель 36 частоты.

Через некоторое врем  конденсатор 19 зар жаетс  до напр жени  срабатывани  порогового элемента 32, который переходит в состо ние логического О. Это нейтральное состо ние не вли ет больше на работу устройства.

В режим контрол  устройство переводитс  с помощью кратковременного изменени  состо ни  переключател  17. Дл  устранени   влени  дребезга к выходам переключател  подключен триггер 20, который также кратковременно измен ет свое состо ние, т.е. срабатывание триггера 20 происходит по нулевому уровню. На инверсном выходе триггера 20 по вл етс  единичный (кратковременный) сигнал,- который через элемент ИЛИ 31 подтверждает исходные состо ни  триггера 26 и счетчика 35, а также поступает на вход блока 37 синхронизации. В качестве блока 37 синхронизации можно использовать любой известный блок, выполн ющий функцию прив зки внешнего сигнала к тактовым импульсам (ТИ). Выходной сигнал блока 37 синхронизации (фиг. 7) поступает на шину 41 Пуск, через элемент ИЛИ 30 на Шину 46 и через элемент ИЛИ 27 на динамический J-вход триггера 21. По заднему фронту входного импульса триггер 21 переходит в единичное состо ние, которое поступает на выход 43, а с инверсного выхода триггера 21 нулевой уровень снимает запрет со счетчика 33 импульсов, на вход которого поступают тактовые импульсы с выхода генератора 16. Счетчик 33 начинает отсчет интервала времени, в течение которого генератор 1 тестов (фиг. 1) формирует на своих выходах тестовые сигналы первого цикла контрол  (начало работы генератора тестов происходит по сигналу Пуск, который с выхода 41 поступает на вход генератора 1 тестов . Тестовые сигналы через блок 3 поступают на входы эталонного цифрового узла 4 и входы группы контролируемых цифровых узлов 5.

Блок 3 служит дл  разделени  входов эталонного цифрового узла 4 и входов контролируемых цифровых узлов

51

5, чтобы избежать вли ни  неисправностей вида Посто нно 1 и Посто нно О на входах неисправных узлов 5, которые могут заблокировать прохождение тестовых сигналов на вхо ды исправньсх узлов 5 и Д. В результате воздействи  тестовых сигналов на выходах эталонного цифрового узла 4 и выходах группы контролируемых цифровых узлов 5 формируютс  выходные сигналы, Выходы узлов 4 н 5 разделены на три группы.

К одной группе относ тс  выходы, сигналы на которых  вл ютс  статистическими и по вл ютс  после воздействи  тестовых сигналов текущего контрол . В качестве примера можно привести информационные выходы преобразовател  частота-код, выходные гиг- налы которого по вл ютс  после текущего цикла измерени  и могут сохран тьс  неизменными достаточно долго (до нового цикла измерени ). К другой группе выходов относ тс  выходы (на фиг. 1 показано по одному выводу), сигнапы на которых  вл ютс  импульсными и по вл ютс  в течение всего цикла контрол . В исправном цифровом узле за каждый цикл контрол  на каждом выходе данной группы должно выйти определенное количество импульсов. Еще одна группа выходов - это выходы, сигналы на которых также  вл ютс  импульсными, но импульсы должны по вл тьс  в строго определенные моменты времени. В качестве примера можно привести выходной импульсный сигнал Конец преобразовани  преобразовател  частота - код, который должен по вл тьс  после окончани  цикла измерени .

Импульсы поступают на входы элементов И 68 (фиг. 4). Высокий уровень с выхода 43, поступа  на вход 81, дает разрешение на прохождение импульсных сигналов через элементы И 68 на входы делителей 69 частоты и далее, на входы счетчиков 70 импульсов . Коэффициенты делени  делителей 69 частоты выбираютс  такими, чтобы счетчики 70 не переполн лись при максимальном количестве входных импульсов на шинах 76. Делители 69 частоты, счетчики 70 импульсов и регистры 73 находились в исходном (нулевом) состо нии после поступлени  импульса с выхода 46 на вход 77 и импульса с выхода 41 на вход 80.

5

10

15

34461

В конце цикла контрол  при исправных узлах 5 cocTOHtme первого счетчика 70 группы, на который поступают импульсы с эталонного цифрового узла 4, должно равн тьс  состо ни м остальных счетчиков 70 группы, на входы которых поступают импульсы с группы контролируемых цифровых узлов 5.

Сравнение состо ний счетчиков 70, а значит, и контроль исправности узлов 5 по одной из групп выходов происходит следующим образом.

После окончани  определенного интервала времени на выходе счетчика 33 импульсов (фиг. 2) по вл етс  импульс , который через элемент ИЛИ 28, поступа  на вход сброса триггера 21,

20 переводит его в нулевое состо ние, прекраща  тем самым формирование тестовых сигналов первого цикла контрол  с выходов генератора 1 тестов. Переход сигнала с высокого уровн 

25 на низкий на гаине 43 воздействует на динамический К-вход асинхронного триггера 23 и переводит его в нулевое состо ние. Следующий по:времени импульс с выхода генератора 16, бозЗо действу  на J-вход триггера 23, переводит его в исходное единичное состо ние . На инверсном выходе триггера 23 и на выходе 42 формируетс  единичный импульс, длительность которого равна периоду повторени  ТИ (фиг. 7). Этот импульс через вход 82 поступает на динамический J-вход триггера 66 и своим окончанием переводит его в единичное состо ние, разреша  прохождение тактовых импульсов через элемент И 67 на вычитающие входы реверсивных счетчиков, 70, Содержимое счетчиков 70 начинает последовательно уменьшатьс , В момент

Ас времени, когда содержимое первого

(эталонного) счетчика 70 группы будет равно нулю, на выходе первого элемента ИЛИ-НЕ 71 группы по вл етс  единичный уровень, который, воздейству  на статистический вход сброса триггера 66, переводит его в исходное (нулевое) состо ние, запреща  тем самым поступление тактовых импульсов на вычитающие входы счетчиков 70, Если в этом цикле контрол  с выхода эталонного узла 4 не поступило ни одного импульса и состо ние первого (эталонного) счетчика 70 осталось нулевым , то единичный потенциал с выхо40

50

55

715

да первого (эталонного) элемента ИЛИ-НЕ 71, воздейству  на статистический вход сброса триггера 66, не позволит ему изменить свое состо ние, т.е. триггер 66 останетс  в исходном (нулевом) состо нии.

Через некоторое врем  на выходе 47 формируетс  нулевой импульс, который поступает на вход 78 (фиг, 7). Данный импульс поступает на дополнительные входы группы элементов ИЛИ-НЕ 71, начина  с второго,  вл  сь дл  них стробирующим импульсов. В слу

чае, если счетчики 70 группы окажутс  в нулевом состо нии, т.е. соответствующие им узлы 5 исправны, на выходах соответствующих элементов ИЛИ-НЕ 71 группы по вл ютс  единичные импульсы, которые через коммутаторы 72 поступают в первые разр ды регистров 73. При неисправных узлах 5 (по второй группе выходов) соответствующие им счетчики 70 наход тс  в состо нии, отличном от нул , и на выходах соответствующих им элементов ИЛИ-НЕ 71 формируютс  единичные импульсы, а соответствующие им первые разр ды регистров 73 остаютс  в нулевых состо ни х.Значение кода на адресных входах группы коммутаторов 72 (шины 79) в первом цикле контрол  равно нулю. При следующем цикле контрол  информаци  будет записыватьс  в следующие разр ды регистров 73.

После окончани  всех циклов контрол  заполнены все разр ды регистров 73. Каждый регистр 73 группы соответствует узлу 5 группы, а каждый разр д регистра 73 - своему циклу контрол . Поэтому при исправном узле 5 все разр ды соответствующего ему регистра 73 группы должны находитьс  в единичном состо нии и на выходах соответствующего элемента И 74 единичный уровень. При исправности всех узлов 5 на выходах всех элементов И 74 и на шинах 75 наход тс  единичные уровни.

Рассмотрим формирование импульса на выходе 47.

Импульс с выхода счетчика 33 импульсов воздействует на динамический вход триггера 22 и своим окончанием переводит его в состо ние, снимающее запреты с делител  36 частоты и счетчика 34 импульсов. Тактовые импульсы поступают на вход делител  36 час8

0

5

тоты, измен   его состо ние. На выходе делител  36 частоты по вл ютс  импульсы, которые поступают на выход 44 и на вход счетчика 34 импульсов, выходные разр ды которого подключены к шинам 45. При переполнении счетчика 34 на его старшем разр де (шина 45-2) возникает переход единичного состо ни  в нулевой (фиг. 7), который поступает на динамический J-вход асинхронного триггера 24 и переводит его в единичное состо ние.

Одновременное поступление на J- 5 и К-входы асинхронного триггера двух сигналов, равносильно подаче сигнала и на счетный С-вход этого триггера, по которому он переходит в противоположное состо ние.

Следующий по времени импульс переводит триггер 24 в исходное (нулевое ) состо ние, которое измен ет состо ние счетчика 35 импульсов и переводит триггер 25 в единичное состо ние. С инверсного выхода триггера 24 нулевой импульс поступает на шину 47, Следующий по времени импульс переводит триггер 25 в исход- |ное состо ние. Импульс с выхода триггера 25 через элемент ИЛИ 30 поступает на шину 46, а также через элемент ИЛИ 27 переводит триггер 21 в единичное состо ние. Генератор 1 тестов начинает формировать на своих выходах тестовые сигналы второго цик- 5 да контрол . Номер цикла контрол 

определ етс  значени ми выходных разр дов счетчика 35 (выход 48).

Блок 14 контрол  совпадени  импульсов работает следующим образом. Выходные сигналы третьей группы выходов узлов 4 и 5 поступают на шины 60 блока 14. На выходах элементов И 51 группы единичные сигналы по вл ютс  в том случае, если соответствующие сигналы с выхода исправного узла 5 совпадают по времени с соответствующими сигналами с выхода эталонного узла 4. Интегрирующие цепи 52 выполн ют функцию селектора 50 по длительности. Амплитуда сигнала на их выходах превышает определенное (пороговое) значение в том случае , если длительность входного сигнала больше определенного наперед 55 заданного значени . Роль пороговых элементов могут выполн ть входные элементы регистров 53, если не требуетс  высокой точности. Если нужна

0

0

5

У1

высока  точность контрол , то вместо интегрирующих цепей 52 можно ввести селекторы импульсов по длительности, которые выдают сигнал при равенстве длительности входного сигнала определенному значению, равному длительности импульса с эталонного узла 4.

Выходные сигналы интегрирующих цепей 52 (селекторов по длительности ) поступают (при исправных узлах 5) на входы регистров 53, которые находились в исходных (нулевых) состо ни х после поступлени  импульса по входу 61 (выход 46).

В случае неисправности узлов 5 соответствующие разр ды регистров 53 остаютс  в нулевых состо ни х. В нулевых состо ни х разр ды регистра 53 наход тс  также, если в данном цикле контрол  на соответствующих выходах узлов 4 и 5 не должно быть выходного сигнала. Информаци  с выходов регистров 53 поступает на входы блоков 54 сравнени , количество которьк равно количеству узлов 5, а количество входов в блоках 54 (в одной группе) равно количеству выходов в третьей группе узлов 4 и 5. На другую группу входов блоков 54 сравнени  поступает информаци  с выходов блока 38 пам ти через шины 49 и 62. Адресные входы блока 38 пам ти соединены с выходами счетчика 35, которые определ ют номер цикла контрол . Поэтому в каждом цикле контрол  на выходах блока 38 пам ти находитс  значение кода, соответствующее исправным узлам 5. Если

по вление импульсов на третьей группе выходов узлов 4 и 5 не зависит от номера цикла, то блок 38 пам ти не нужен, а на вторые группы входов блоков 54 сравнени  подаетс  посто нный код. При совпадении кодов на первой и второй группах входов блоков 54 сравнени  (при исправных узлах 5) на их выходах присутствуют единичные уровни, которые поступают на входы элементов И 55, На вторые входы элементов И 55 подаетс  стробирующий импульс с выхода триггера 23 по шинам 42 и 63. Единичные импульсы с выходов элементов И 55 через коммутаторы 56 записываютс  в первые разр ды регистров 57, которые находились в исходном (нулевом) состо нии после поступлени  импульса по шинам 41 и 65. На адресные входы коммутаторов 56 подаетс  значение кода (нулевое), равное

10

15

20

34461Ю

номеру цикла контрол  через ШИНЕ. 48 и 64. При спедующем цикле контрол  информаци  записываетс  в следующие разр ды регистров 57.

После окончани  всех циклов контрол  заполнены все разр ды регистров 57. Каждый регистр 57 группы соответствует своему узлу 5 группы, а каждый разр д регистра 57 - своему циклу контрол . Поэтому при исправном узле 5 все разр ды соответствующего ему регистра 57 группы должны находитьс  в единичном состо нии и на выходах соответствующего элемента И 58 единичный уровень. При исправности всех узлов 5 на выходах всех элементов И 58 и на выходах 59 наход тс  единичные уровни.

Рассмотрим процесс контрол  узлов 5 по первой группе выходов.

Количество коммутаторов 9 в группе равно количеству выходов в первой группе выходов узла 5 группы. На вы- 25 ходах группы коммутаторов 9 в каждый момент времени присутствует информаци  с выходов конкретного узла 5 группы, номер которого определ етс  значени ми кода, подаваемого на адресные входы коммутаторов 9 с выходов счетчика 34 по выходу 45. Исходное состо ние счетчика 34 - нулевое, поэтому в первый момент времени пос- ле окончани  тактовых сигналов первого цикла контрол  (первый импульс на 35 выходе 42) на выходах группы коммутаторов 9 присутствует информаци  с выходов первого узла 5 группы, котора  подаетс  на группу входов блока 6 сравнени . На другую группу входов блоков 6 сравнени  подаетс  аналогична  информаци  с первой группы выходов эталонного узла 4. При равенстве кодов с выходов эталонного узла 4 и первого контролируемого 5 на выходах блока 6 сравнени  - единичный уровень, который подаетс  на вход элемента И 7. Равенство кодов сигнализирует об исправности первого узла 5 по первому циклу контрол  0 (частична  исправность).

Импульс, поступающий на вход счетчика 34, своим окончанием должен перевести счетчик 34 в следующее 5 состо ние, но одновременно он поступает через шину 44 на второй вход элемента И 7,  вл  сь дл  него стро- бирующим сигналом.

30

40

Ч15

При исправности первого узла 5 импульс с выхода элемента И 7 через коммутатор 8 поступает на вход первого коммутатора 10 группы и далее на первый вход первого регистра 11 группы. Количество коммутаторов 10 и регистров 11 в группах равно количеству контролируемых узлов 5, а количество выходов коммутаторов 10 и количество выходов регистров 11 равно количеству циклов контрол . Регистры 11 находились в исходном состо нии после поступлени  импульса с шины 45 на их установочные входы.

Переключение счетчика 34 в следующее состо ние означает по вление на выходах группы коммутаторов 9 и на группе входов блока 6 сравнени  информации с выходов следующего (второго ) контролируемого узла 5 группы. Следующий импульс с входа счетчика 34, стробиру  элемент И 7, формирует на его выходе единичный сигнал (в случае исправности второго узла 5 по первому циклу контрол ), который с второго выхода коммутатора 8 поступает на вход второго коммутатора 10 группы. Импульс по вл етс  на первом выходе второго коммутатора 10 группы и далее поступает на первый вход второго регистра 11 группы. Описанный процесс продолжаетс  до контрол  последнего узла 5 в группе, результат которого записываетс  через последний коммутатор 10 группы в первый разр д последнего регистра 11 группы. Переполнение счетчика 34 вызывает по вление двух последовательных импульсов на выходах триггеров 24 и 25. Первый импульс (с выхода триггера 24) через элемент ИЛИ 29 переводит триггер 22 в состо ние, устанавливающее делитель 36 частоты и счетчик 34 в исходные (нулевые) состо ни . Своим окончанием этот импульс переводит счетчик 35 (счетчик номера цикла контрол ) в следующее состо ние подготавлива  тем самым новый цикл контрол . Второй импульс (с выхода трш- гера 25) через элемент ИЛИ 27 пере- водит триггер 21 в единичное состо ние , разреша  работу генератора 1 тестов, который формирует на своих выходах тестовые сигналы следующего (второго) цикла контрол . Далее про- цесс контрол  происходит в основном аналогично, только с коммутаторов 10 сигналы записываютс  в следующие

5

46

5 5 0 0 5

0

5

112

(вторые) разр ды регистров 1 1.Процесс контрол  заканчиваетс  заполнением всех разр дов регистров 11. При исправном узле 5 все разр ды соответствующего ему регистра 11 группы, должны находитьс  в единичном состо нии и на выходах соответствующего элемента И 12 единичный уровень.

При исправности всех узлов 5 (по первым группам выходов) на выходах всех элементов И 12 наход тс  единичные уровни.

Переполнение счетчика 35 (в конце контрол ) вызывает перевод триггера 26 в единичное состо ние, которое потенциально через элементы ИЛИ 28 и 29 переводит триггеры 21 и 22 в исходные (нулевые) состо ни . Новый контроль может начатьс  только .после переключени  переключател  17.

Единичный уровень с триггера 26 через шины 50 и 89 поступает на блок 13 индикации (фиг. 5) и далее на входы группы элементов И 84,  вл  сь дл  них стробирующим потенциалом. На другие входы группы элементов И 84 поступает информаци  об исправности узлов 5 по разным группам выходов с групп шин 59 и 75 и с выходов группы элементов И 12, При исправных узлах 5 на всех выходах элементов И 84 - единичные уровни, которые вызывают свечение соответствующих индикаторных элементов первого индикатора 85.

Элементы И 87 объедин ют выходы элементов И 84, которые относ тс  к одинаковым узлам 5. Поэтому количество элементов И 87 равно количеству контролируемых узлов 5.

При исправности узлов 5 (по всем группам выходов) на всех входах элементов И 87 - единичные уровни и поэтому единичный уровень на выходе элемента И 87 группы дает информацию о полной исправности узла 5 по всем группам выходов и по всем циклам контрол . Сигналы с выходов элементов И 87 вызывают свечение индикаторных элементов индикатора 86.

В случае неисправности отдельного узла 5 не светитс  соответствующий ему индикаторный элемент индикатора 86. Индикатор 86 служит дл  анализа причины неисправности. Каждый индикаторный элемент этого индикатора относитс  к своей группе выходов узла 5, и поэтому можно определить место неисправности в контролируемом

13

узле 5. Дл  дальнейшего вы снени  причины неисправности можно анализировать состо ние регистров 11, 57 и 73.

Анализ состо ний этих регистров дает информацию о номере циклов контрол , в котором неисправный узел 5 выдает неправильную информацию, что позвол ет достаточно точно определит место неисправности с целью ее устранени .

Устройство позвол ет не только прводить полный контроль цифровых блоков , но и определить место неисправностей с высокой степенью точности, причем контроль производитс  одновременно дл  большого количества блоков , что особенно важно дл  серийного производства.

Claims (3)

1. Устройство дл  контрол  группы цифровых узлов, содержащее генератор тестов, эталонный узел, блок сравнени  и блок индикации, причем перва  группа выходов эталонного узла соединена с первой группой инфопмационньгх входов блока сравнени , о т л и ч а- ю щ е е с   тем, что, с целью расширени  функциональных возможностей за счет обеспечени  возможности контрол  узлов с кодокмпупьсной реакцией оно дополнительно содержит блок потенциального согласовани , блок синхронизации , блок контрол  совпадени  импульсов, блок контрол  количества импульсов, две группы коммутаторов, группу регистров, группу элементов И и коммутатор, причем выходы генератора тестов соединены с входами блока потенциального согласовани , перва  группа выходов которого соединена с группой входов эталонного узла, n-е группы выходов (п - число узлов в группе) блока потенциальног согласовани   вл ютс  первыми п-ми группами выходов устройства дл  подключени  к п группам входов контролируемых цифровых узлов группы, группы информационных входов коммутаторов первой группы  вл ютс  m группами входов устройства дл  подключени  к одноименным выходам контролируемых узлов группы (т - число конт- ролнруемых выводов одного узла данной группы), группа управл ющих входов коммутаторов первой группы соеди

14

0

5

0

5

0

5 5

0

5

0

йена с первой группой выходов блока синхронизации и с группой управл ющих входов коммутатора, втора  группа выходов блока синхронизации соединена с группой адресных входов генератора тестов, с адресными входами коммутаторов второй группы с первой адресной группой входов блока контрол  совпадени  импульсов и адресной группой входов блока контрол  количества импульсов, выходы которого, а также выходы элементов И группы и выходы блока совпадени  количества импульсов соединены с информационными входами блока индикации, выходы коммутаторов второй группы соеди- (Нены с информационными входами соответствующих регистров группы, синхро- входы которых соединены с первым вькодом блока синхронизации, с первыми синхровходами блока контрол  количества импульсов, блока контрол  совпадени  импульсов и входом пуска генератора тестов, выходы регистров группы соединены с входами соответствующих элементов И группы, группы выходов коммутаторов первой группы соединены с второй группой информационных входов блока сравнени , синх- ровход которого соединен с вторым выходом блока синхронизации, выходы коммутатора соединены с информационными входами коммутаторов второй группы , группа информационных входов блока совпадени  импульсов  вл етс  вторьгми п группами устройства дл  подключени  к вторым группам выходов контролируемых узлов группы и второй группой выходов эталонного узла, треть  группа выходов которого соединена с группой информационных входов блока контрол  числа импульсов и .объединена с третьими п группами входов устройства дл  подключени  к третьим группам выходов контролируемых узлов группы, вторые синхровходы блока контрол  совпадени  импульсов и блока контрол  числа импульсов соединены с третьим выходом блока синхронизации, четвертый выход которого соединен с третьим входом синхронизации блока контрол  числа импульсов и с входом установки генератора тестов, вход синхронизации которого соединен с п тым выходом блока синхронизации и четвертым входом синхронизации блока контрол  числа импульсов, п тый вход синхронизации

15

которого соединен с шестым выходом блока синхронизации, седьмой выход которого соединен с третьим входом синхронизации блока контрол  совпадени  импульсов и шестым входом синхронизации блока контрол  числа импульсов , треть  группа выходов блока синхронизации соединена с второй группой адресных входов блока контрол  совпадени  импульсов, восьмой выход блока синхронизации соедиген с синхровходом блока индикации.

2. Устройство по п. 1, отличающеес  тем, что блок контрол  совпадени  импульсов содержит коммутатор, группу схем сравнени , и группу коммутаторов, причем группа информационных входов блока соединена с информационными входами коммутатора , стробирующий вход которого соединен с вторым синхровходом блока первый синхровход которого соединен со стробирующим входом коммутаторов группы, выходы которых  вл ютс  выходами блока, информационные входы коммутаторов группы соединены с выводами соответствующих схем сравне- ни  группы, строб-вход которых соединен с третьим синхровходом блока, адресные входы коммутаторов группы соединены с первой адресной группой входов блока, втора  группа адресных входов которого соединена с первыми группами информационных входов блока сравнени  группы, группы выходов коммутатора соединены с вторыми группами информационных входов схем сравнени  группы.

1534461Ib

3. Устройство по п. 1, отличающеес  тем, что блок контрол  числа импульсов содержит группу счетчиков, группу делителей частоты,

тель частоты, триггер, причем первый синхровход блока соединен с сннхро- иходами коммутаторов группы, выходы которых  вл ютс  выходами блока, группа информационных входов которого соединена с синхровходом делител  частоты и с синхровходами делителей частоты группы, вход разрешени  которых соединен с третьим синхровходом блока и соединен с входом разрешени  делител  частоты, выход которого соединен с суммирующим входом счетчика, выход заема которого соединен с входом сброса триггера, информационный вход которого соединен с шестым синхровходом блока, четвертый синхровход которого соединен с синхровходом триггера, выход которого соединен с вычитающими входами счетчика и счетчиков группы, суммирующие входы которых соединены с выходами соответствующих делителей частоты группы, входы сброса которых соединены с вторым синхровходом блока и входом сброса счетчика, счетчиков группы и делител , выходы заемов счетчиков группы соединены с информационными входами коммутаторов группы, адресные входы которых соединены с группой адресных - входов блока, п тый синхровход которого соединен со стробирующими входами счетчиков группы.

0

5

0

/адш

igmsi

шде.з

Фиг 6

hnnnnnnnnnnnnnnnnnnnnnnnntinnnnnnnnnnnnnnnnnnnnnnnnnnnni

4/

п

«J

ХЗ#

п

п

м

п п п п

tiS-1

JJL

л.

XL

п

ха

п

п

п п п п

п п п п

п п лп

П

1L

II

л.

л

л.

Q

фиг Л

XL

XL

Ј

Ьч si „ ъ Г«

«о f

ьг

5

5 Ifi

I

i-, «Ч