SU1674267A1 - Запоминающее устройство с контролем информации - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, а именно к запоминающим устройствам (ЗУ) с контролем правильности хранени  информации, и может быть использовано дл  построени  буферных ЗУ в системах св зи. Цель изобретени  - повышение достоверности контрол . Запоминающее устройство с контролем информации содержит блок 1 пам ти, информационные входы 2 и выходы 3, блок 4 управлени , вход 5 синхронизации записи, первый сигнатурный анализатор 6, первый блок сравнени  7, выход 8 результата контрол  второй 9 блок сравнени , второй 10 сигнатурный анализатор, третий блок 11 сравнени , первый 12 и второй 13 счетчики, выход 15 сопровождени  контрол , выход 16 разрешени  считывани , выход 17 сопровождени  считывани , входы синхронизации контрол  18 и считывани  19. 3 ил.

Description

5

СП

с

If 13

о

XI

N N5 О

Фиг f

Изобретение относитс  к вычислительной технике, а именно к запоминающим устройствам (ЗУ) с контролем правильности хранени  информации, и может быть использовано дл  построени  буферного ЗУ в системах св зи.

Цель изобретени  - повышение достоверности контрол .

На фиг. 1 приведена схема запоминающего устройства с контролем информации; на фиг. 2 - схема блока управлени ; на фиг.

3- схема второго блока контрол .

На фиг. 1-3 обозначены блок 1 пам ти, информационные входы 2 и выходы 3, блок

4управлени , вход 5 синхронизации запи- си, первый сигнатурный анализатор 6, первый блок 7 сравнени , выход 8 результата контрол , второй блок 9 сравнени , второй сигнатурный анализатор 10, третий блок 11 сравнени , первый 12 и второй 13 счетчики, вход 14 записи, выход 15 сопровождени  контрол , выход 16 разрешени  считывани , выход 17 сопровождени  считывани , входы признака контрол  18 и считывани 

19, первый 20 и второй 21 триггеры, первый 22 и второй 23 одновибраторы, формирователь 24, первый 25 и второй 26 элементы ИЛИ. третий 27 и четвертый 28 триггеры, первый 29, второй 30 и третий 31 элементы И, элемент ЗИ-ИЛИ 32, вход 33 задани  режима, счетчик 34, триггер 35, элемент ИЛИ 36, элемент И 37, выход 38 синхронизации .

Устройство работает следующим образом .

Перед началом работы на S-вход триггера 27 и R-вход триггера 35 подаетс  сигнал начальной установки (цепи начальной установки не показаны). В результате остальные триггеры и счетчик устанавливаютс  в ис- ходное состо ние. При необходимости записать блок информации с входа 14 записи подаетс  сигнал (потенциальный) на вход блока 4 управлени , с входа 5 синхронизации записи на вход блока управлени  и на вход синхронизации первого сигнатурного анализатора 6. В блоке 4 импульсы записи при сопровождении сигнала записи с входа 14 через элемент ЗИ-ИЛИ 32 и элемент И 31 поступают соответственно на шестой и п - тый выходы блока 4 и далее на входы синхронизации первого 12 и второго 13 счетчиков. Информаци , поступающа  на информационные входы 2 устройства, записываетс  в блок 1 пам ти по адресам, фор- мируемым счетчиком 12,

Счетчики 12 и 13 как во врем  записи, так и по окончании ее, имеют одинаковое значение, т.е. блок 11 сравнени  выдает сигнал равенства на вход блока 4. Кроме блока

1 пам ти информаци  поступает в первый сигнатурный анализатор 6 По срезу сигм э л а записи на входе 14 в блоке 9 сравнени  взводитс  триггер 35. а в блоке 4 второй одновибратор 23 вырабатывает импульс установки , который через первый элемент ИЛИ 25 поступает на седьмой выход блока 4 и устанавливает в исходное состо ние счетчик 12. С выхода блока 11 сравнени  снимаетс  сигнал равенства. По срезу импульса , поступающего с выхода одновибра- тора 23, первый триггер 20 переключаетс  в единичное состо ние, т.е. начинаетс  цикл контрол . Потенциальный сигнал с выхода триггера 20 поступает на второй выход блока 4 и далее на выход 15 сопровождени  контрол , а также на элемент ЗИ-ИЛИ 32, разреша  прохождение импульсов контрол  с входа 18 контрол  через вход признака контрол  блока 4, элемент ЗИ-ИЛИ 32 на вход синхронизации счетчика 12. По соответствующим адресам, формируемым счетчиком 12, из блока 1 пам ти считываема  информаци  поступает на второй сигнатурный анализатор 10.

Значени  выходов счетчиков 12 и 13 сравниваютс  блоком 11 сравнени , который при достижении равенства этих значений выдает сигнал равенства, т.е. окончани  считывани . По этому сигналу триггер 20 устанавливаетс  в нулевое состо ние и снимает сигнал с выхода 15. По срезу этого сигнала первый одновибратор 22 вырабатывает импульс конца проверки на дев тый выход блока 4 и далее на первый вход блока 9 сравнени . В блоке 9 импульс конца проверки поступает на элемент И 37, а также устанавливает в исходное состо ние триггер 35. Далее, если на втором инверсном входе элемента И 37 присутствует нулевой сигнал с второго входа блока 9, импульс конца проверки через элемент ИЛИ 36 поступает на вход 8 и на вход признака результата контрол  блока 4. Нулевой сигнал на инверсный вход элемента И 37 поступает с выхода 7 блока сравнени  и формируетс  в случае неравенства сигналов с выхода сигнатурных анализаторов 6 и 10, что свидетельствует о несоответствии записанной в блок 1 пам ти и считанной информации. В блоке 4 импульс неисправности через второй элемент ИЛИ 26 поступает на S-вход второго триггера 28, запреща  формировани  сигналов на выходах 16 разрешени  считывани  и 17 сопровождени  считывани .

В случае положительного исхода цикла контрол  импульс конца проверки с выхода одновибратора 22 поступает на вход первого элемента И 29 и - при отсутствии но

втором инверсном входе сигнала с входа 33 задани  режима - далее на R-вход триггера 28. Отрицательный сигнал с выхода этого триггера поступает на выход 16, разреша  считывание информации. С второго D-триг- гера 21 снимаетс  сигнал установки. Этот триггер служит дл  прив зки момента начала считывани  к импульсам считывани  (при асинхронной работе с получением информации ), поступающим на вход 19 синхронизации считывани , вход блока -1 и далее после прив зки через элемент ЗИ-ИЛИ 32 на входгсинхронизации счетчика 12. Сигнал с выхода триггера 21 поступает на вход блока 4 и далее на выход 17 сопровождени  считывани  и свидетельствует о считывании информации с блока 1 пам ти. По соответствующим адресам, формируемым счетчиком 12, считываема  информаци  из блока 1 пам ти поступает на информационные выходы 3.

По окончании считывани  блок 11 сравнени  выдает сигнал равенства, который, поступа  на второй элемент И 30, разрешает прохождение следующего импульса считывани  на S-вход триггера 27. Сигнал конца считывани  с выхода триггера 27 устанавливает все устройства в исходное состо ние, т.е. поступа  на восьмой выход блока 4, устанавливает счетчик 13 и сигнатурные анализаторы 6 и 10, через элемент ИЛИ 25 поступает на вход установки счетчика 12, через элемент ИЛИ 26 - на S-пход триггера 28, сбрасыва  сигналы с выходов 16и 17.

В режиме, когда запись объема информации , подлежащей считыванию, осуществл етс  несколькими блоками или когда считывание информации осуществл етс  не после каждой записи, на вход 33 блока 4 подаетс  потенциальный сигнал, сопровождающий необходимое число циклов записи.

В этом случае цикл записи и контрол  осуществл етс  аналогичным образом, при этом с приходом очередного блока осуществл етс  контроль всей информации блока 1 пам ти. Сигнал разрешени  считывани  на выход 16 подаетс  после сн ти  сигнала с входа 33 и прохождени  цикла контрол .

В цикле контрол  возможен еще один вариант неисправности, когда не выдаетс  сигнал сравнени  блоком 7. Возможна неисправность (или сбой) в адресном счетчике 12 или вообще в тракте прохождени  частоты и формировани  блоком 11 сигнала равенства , в результате чего не будет сформирован импульс конца проверки од- новибратора 22 и, следовательно, не будет импульса на выходе 8 неисправности.

Дл  устранени  т .жен о вид неисправности п блок 9 сравнени  ВРРДОН счетчик 34. На вход синхронизации этого счетчика импульсы подаютс  с входа 38. Врем  счгтп

данного счетчика выбираетс  так, чтобы оно превышало врем  цикла контрол  информации . По окончании цикла контрол  сигнал конца проверки устанавливает триггер 35 в исходное состо ние, в результате чего счетчик 34 также устанавливаетс  о исходное состо ние В случае рассматриваемой неисправности сигнал конца проверки отсутствует , счетчик 34 не сбрасываетс . Импульсы с выхода счетчика 34 через элемент ИЛИ 36

поступают на выход 8 и в блок 4,

Claims (1)

1. Формула изобретени  Запоминающее устройство с контролем информации, содержащее блок пам ти, информационные входы и выходы которого  в- л ютс  информационными входами и выходами устройства, блок управлени , вход синхронизации записи которого  вл етс  соответствующим входом устройства,

   первый пыход блока управлени  соединен с входом задани  режима, блока пам ти, первый сигнатурный анализатор, выходы которого соединены с входами первой группы первого блока сравнени , отличаю щеес   тем. что, с целью повышени  достоверности контрол , в него введены второй блок сравнени , второй сигнатурный анализатор , третий блок сравнени , первый и второй счетчики, выходы которого соединены с

   входами второй г руппы третьего блока сравнени , выход которого соединен с входом признака сравнени  блока управлени , второй выход которого  вл етс  выходом сопровождени  контрол  устройства, третий

   выход блока управлени   вл етс  выходом разрешени  считывани  устройства, четвертый выход блока управлени   вл етс  выходом сопровождени  считывани  устройства , п тый выход блока управлени  соединен с входом синхронизации второго счетчика, вход начальной установки которого соединен с входами начальной установки первого и второго сигнатурных анализаторов и с восьмым выходом блока управлени ,

   седьмой выход которого соединен с входом начальной установки первого счетчика, вход синхронизации которого соединен с шестым выходом блока управлени , дев тый выход блока управлени  соединен с первым

   входом второго блока сравнени , второй вход которого соединен с выходом первого блока сравнени , входы второй группы которого соединены с выходами второго сигнатурного анализатора, информационные входы которого соединены с выходами блока пам ти, информационные входы первого сигнатурного анализатора соединены с информационными входами устройства, вход синхронизации первого сигнатурного анализатора соединен с входом синхронизации записи устройства, вход синхронизации второго сигнатурного анализатора соединен с входом признака контрол  блока управлени  и  вл етс  входом контрол  устройства, вход признака записи блока управлени  соединен с третьим входом второ

   го блока сравнени  и  вл етс  входом записи устройства, выход второго блока сравнени  соединен с входом признака результата контрол  блокауправлени  и  вл етс  выходом результата контрол  устройства, вход синхронизации считывани  блока управлени   вл етс  одноименным входом устройства , выходы первого счетчика соединены с входами первой группы третьего блока сравнени  и адресными входами блока пам ти .

   Т

   Jfl