SU1640740A1 - Устройство дл контрол блоков посто нной пам ти - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано дл  контрол  блоков посто нной пам ти в процессе их производства о Цель изобретени  - повышение достоверности контрол  блоков посто нной пам тио Устройство содержит генератор 1 импульсов, формирователь 2 импульсов, счетчик 3, регистр 4, блок 5 сравнени , блок 6 свертки по модулю два, блок 7 проверки отсутстви  информации , включающий n-входовую схему И-НЕ, первый и второй триггеры, первый и второй элементы НЕ„ Устройство позвол ет автоматически проверить врем  выборки и длительности информации провер емого блока посто нной пам ти о 3 ил.

Description

Изобретение относитс  к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано дл  контрол  блоков пам ти в процессе их производства.,

Целью изобретени   вл етс  повышение достоверности контрол  блоков посто нной пам тио

На фиг„1 представлена блок-схема устройства дл  контрол  блоков посто нной пам ти; на фиг„2 - функциональна  схема блока проверки отсутстви  информации; на фиг03 - временна  диаграмма работы формировател  импульсов

Устройство дл  контрол  блоков посто нной пам ти (фигП) содержит генератор 1 импульсов, формирователь 2 импульсов, счетчик 3, регистр 4, блок 5 сравнени , блок 6 свертки по модулю два, блок 7 проверки отсутстви  информации

Блок 7 проверки отсутстви  информации (фиг.2) содержит п-входовую схему И-НЕ 8, выход которой соединен с D-входами первого 9 и второго 10 триггеров, элементы НЕ 11 и 12„

При контроле информации, представленной инверсными уровн ми логических сигналов, схема И-НЕ 8 используетс  без инверсных входов„

Устройство дл  контрол  блоков посто нной пам ти при подключении к нему провер емого блока посто нной пам ти работает следующим образом.

Разрешающий логический уровень с входа установа устройства, поступа  на вход генератора 1 импульсов, разрешает его работу, в результате которой на выходе его по вл етс  непрерывна  последовательность импульсов , частота следовани  которых равн етс  максимально возможной частоте

(/

с

а

4 О 1

Јь

работы провер емого блока посто нной пам ти

Каждый импульс, поступающий на вход формировател  2 импульсов, вызывает последовательное по вление на его выходах импульсов требуемой длительности и с требуемой задержкой (фиг03)о

Первый импульс, поступающий уровнем логической единицы с первого выхо1 да формировател  2 импульсов на управл ющий вход устройства, производит своим фронтом (точка 1 фиг03) за- ,пуск провер емого блока посто нной пам ти по нулевому адресу, так как счетчик 3 установлен в исходное состо ние ,,

Одновременно импульсы с первого выхода формировател  2 импульсов поступают на первый управл ющий вход блока 7 проверки отсутстви  информации и далее через первый элемент НЕ 11 поступает на тактовый вход первого D-триггера 9 и подготавливает его к. режиму записИо

Длительность данного импульса выбираетс  такой, чтобы она равн лась минимально допустимому значению времени выборки информации провер емого блока посто нной пам ти0

Срез данного импульса (точка 2 ) производит запись в D-триггер 9 уровн  логического нул , так как отсутствие информации на информационных входах устройства приводит к по влению на выходе n-входовой схемы И-НЕ 8 и, соответственно, на входе D-триггера 9 уровн  логического нул с

t

Если врем  выборки информации провер емого блока посто нной пам ти меньше минимально допустимого значени , то на информационных входах устройства по вл етс  совокупность уровней О и уровней 1, которые, поступа  на схему И-НЕ 8, вызывают по вление на ее выходе уровн  1, который , поступа  на вход D-триггера 9, запоминаетс  при последующей записи во врем  среза импульса (точка 2 фиг03) и тем самым приводит к по влению на его выходе уровн  1, который через первый выход блока 7 проверки отсутстви  информации поступает на третий выход результата контрол  уст- ройств-а и далее может быть использован дл  индикации состо ни  или дл  организации останова устройства

5

0

0

5

0

5

0

5

Второй импульс со второго выхода формировател  2 импульсов, поступа  на вход записи регистра 4, своим фронтом (точка 3 фиг03) производит запись поступившей информации,.

Если врем  выборки информации провер емого блока посто нной пам ти больше максимально-допустимого значени , то в регистр 4 записываетс  нулева  информаци , что вы вл етс  , дальнейшей проверкой записанной информации блоком 6 свертки по модулю два, т обо на его выходе по вл етс  уровень

Третий импульс с третьего выхода формировател  2 импульсов, поступа  на вход синхронизации блока 5 сравнени  (точки 4 и 6 фиг03), разрешает сравнение информации, записанной в регистр 4, с поступающей информацией и тем самым позвол ет вы вить случаи уменьшени  длительности информации меньше минимально допустимого значени . Длительность данного импульса выбираетс  такой, чтобы она равн лась минимально допустимому значению длительностей информации,,

Четвертый импульс с четвертого выхода формировател  2 импульсов, поступа  на вход счетчика 3,производит своим фронтом (точка 5 фиг03) увеличение на единицу своего состо ни  и тем самым подает на провер емый блок пам ти новый код адреса

Данный импульс одновременно поступает на вход синхронизации блока 6 свертки по модулю два и разрешает проверку достоверности информации, записанной в регистр 4„

Одновременно данный импульс поступает на второй управл ющий вход блока 7 отсутстви  информации и через второй элемент НЕ 12 на тактовый вход второго D-триггера 10 и своим срезом (точка 7 ) аналогичным образом производит проверку отсутстви  информации , котора  должна прекратитьс ,,

Далее процесс работы устройства повтор етс ,, Таким образом, реализуетс  проверка всего массива инфор- мации провер емого бло.ка посто нной пам ти.

Claims (1)

1. Формула изобретени 

   Устройство дл  контрол  блоков посто нной пам ти, содержащее генератор импульсов, счетчик, формирователь импульсов , регистр, блок сравнени , вы- ход генератора импульсов соединен с входом формировател  импульсов, первый выход которого  вл етс  управл ющим выходом устройства, второй выход формировател  импульсов соединен с входом синхронизации регистра, информационные входы которого соединены с входами первой группы блока сравнени  и  вл ютс  информационными входами устройства, третий выход формировател  импульсов соединен с управл ющим входом блока сравнени , выход которого  вл етс  первым контрольным выходом устройства, четвертый выход -формировател  импульсов соединен с входом синхронизации счетчика, выходы которого  вл ютс  адресными выходами устройства, входы установки формировател  импульсов и счетчика объединены и  вл ютс  входом установки устройства , отличающеес , тем, что, с целью повышени  достоверности контрол , в него введены блок свертки по модулю два и блок проверки от

   сутстви  информации, информационные входы которого соединены с информационными входами регистра, выходы которого соединены с входами второй группы блока сравнени  и с входами блока свертки по модулю два, выход которого  вл етс  вторым контрольным выходом устройства, первый управл ющий вход блока проверки отсутстви  информации соединен с первым выходом формировател  импульсов, четвертый выход которого соединен с управл ющим входом блока свертки по модулю

   r два и вторым управл ющим входом блока проверки отсутстви  информации, первый и второй выходы которого  вл ютс  соответственно третьим и четвер- тым контрольными выходами устройства,

   0 вход установки блока проверки отсутстви  информации соединен с входами установки формировател  импульсов и счетчика, управл ющий вход генератора импульсов  вл етс  входом останова

   5 устройства,.

   3 &