SU1343413A1 - Сигнатурный анализатор - Google Patents
Сигнатурный анализатор Download PDFInfo
- Publication number
- SU1343413A1 SU1343413A1 SU864050596A SU4050596A SU1343413A1 SU 1343413 A1 SU1343413 A1 SU 1343413A1 SU 864050596 A SU864050596 A SU 864050596A SU 4050596 A SU4050596 A SU 4050596A SU 1343413 A1 SU1343413 A1 SU 1343413A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- analyzer
- signature
- encoder
- output
- Prior art date
Links
Landscapes
- Collating Specific Patterns (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано дл контрол цифровых устройств , имеющих элементы с трем состо ни ми,по методу сигнатурного анализа. Целью изобретени вл етс повьппение достоверности контрол входной информации за счет обеспечени фисаций ее изменени в произвольные моменты времени. Сигнатурный анализатор содержит формирователь 1 окна измерени , формирователь 2 сигнатур, блок 3 индикации, шифратор 4, элемент ИСКЛЮЧАЩЕЕ ИЛИ 5, . стартовый вход 6,стопный вход 7,информационный йход 8 и вход 9 синхронизации . За счет введени в сигнатурный анализатор элемента ИСКЛЮЧАНШЩЕ ИЛИ,а также за счет конкретного исполнени шифратора анализатор имеет возможность фиксировать любые изменени входной информации (О -«-1,, , ит.д.)в произвольные моменты времени,в том числе и в промежутке между внешними синхросигналами . 3 ил, 1 табл. с е СЛ 4;: со
Description
5
13434
Изобретение относитс к вычисли тельной технике и может быть использовано дл контрол и диагностики , радиоэлектронной аппаратуры по мето ду сигнатурного анализа, в том числе и устройств, содержащих элементы с трем состо ни ми.
Цель изобретени - повышение достоверности контрол входной инфор- 1Q мации за счет обеспечени фиксации ее изменений в произвольные моменты времени.
На фиг. 1 представлена блок-схема сигнатурного анализатора;на фиг, 2 - -jg принципиальна схема шифратора;на фиг. 3 - временна диаграмма работы сигнатурного анализатора,
Сигнатурный анализатор содержит формирователи окна измерени 1 и сиг-JQ натур 2, блок 3 индикации,шифратор 4, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 5, стартовый 6, стопный 7, информационный 8 входы и вход 9 синхронизации.
Шифратор 4 содержит два ключевых 25 каскада, выполненных на транзисто- . pax 10 и 11, имеющих разные пороги срабатывани , определ емые дл первого ключа делителем на резисторах 12 и 13 а дл второго - цепьюj сое- зо то щей из токоограничительного (базового ) резистора 14 и диодов 15 смещени , и формирующг-сх ТТЛ-уровень вьгход- ного сигнала с помощью резис 1 орных нагрузок 16 и 17, и элемент ИСКШОЧ А- ЮЩЕЕ ИЖ 18, первый вход которого подключен к коллекторному выходу транзистора 11, наход щегос в открытом состо нии при наличии единичного уровн сигнала, а второй - к выходу Q транзистора 10, наход щегос в закрытом состо нии при наличии нулевого уровн входного (информационного) сигнала , а выход вл етс выходом шифратора 4.. Д5
Шифратор 4 в зависимости от состо ни информационного входа 8 формирует следующую совокупность значений, представленную в таблице.
Сигнатурный анализатор работает 50 следующим образом.
Входы 6 и 7 подключаютс к точкам контролируемого блока, в которых присутствуют импульсы, определ ющие начало и конец интервала (окна) из- 55 мерени . Синхровход 9 подключаетс к точке контролируемого блока, где присутствуют тактовые сигналы, определ ющие моменты переключени конт35
132
ролируемого потока данных. Информационный вход 8 подключаетс к точке контрол потока данных (бинарных или с трем состо ни ми). В исходном состо нии формировате ль 1 окна измерени и регистр формировател 2 сигнатур обнулены (цепи установки в исход ное состо ние не показаны).
По положительному фронту стартового сигнала с входа 6 формирователь 1 окна измерени устанавливаетс в единичное состо ние (фиг. За), в результате чего единичный уровень напр жени с выхода формировател 1 окна измерени поступает на управл ющий вход формировател 2 сигнатур. При этом формирователь 2 сигнатур разблокируетс и состо ние с информационного входа 8 сигнатурного анализатора (0,1 или Z, воспринимаемое ТТЛ-входом данных формировател 2 сигнатур как логическа 1) заноситс в формирователь 2 сигнатур в моменты следовани положительных фронтов по входу записи, поступающих с выхода элемента ИСКЛЮ ШОЩЕЕ ИЛИ 5.
, Благодар введению элемента ИСК- ЛЮ.ЧАЮЩЕЕ ИЛИ 5 в схему сигнатурного анализатора сигнал записи в формирователь 2 сигнатур формируетс им от двух источников: от импульсов, следующих по входу 9 синхронизации, или от сигналов, формирз емых схемой предлагаемого шифратора 4.
В любом случае по каждому положительному фронту сигнала с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 в формирователе 2 сигнатур производитс запись с учетом состо ни сигнала на информационном входе 8 на момент следовани этого фронта.
Формирование сигнала записи элементом ИСКЛЮЧАЮЩЕЕ ИЛИ 5 происходит следующим образом.
Так как импульсы синхронизации (тактовые сигналы) (фиг. Зб) поступают на вход 9 сигнатурного анализатора после изменени состо ни на информационном входе 8 (фиг. Зв), наложение сигналов записи от указанных источников исключаетс , т.е. фронт записи на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЖ 5, формируемый синхросигналом ,всегда отстоит по времени от фронта, формируемого сигналом с выхода шифратора 4 в момент изменени состо ни информационного входа 8.
31
Следовательно, состо ние выхода шифратора 4 после изменени состо - ни информационного входа 8 также становитс установившимс и к моменту следовани синхроимпульса определ ет действующий фронт записи.Если установившеес значение информационного входа 8 не вл етс Z-cocтo ни ем (в том случае на первом входе элемента ИСКЛЮЧАЩЕЕ ИЛИ 5 с выхода шифратора 4 устанавливаетс потенциал низкого уровн )S импульс синхро- низации,поступающий на второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5, по вл - етс на его выходе неинвертированным . т.е. запись в формирователь 2 сигнатур в этом случае производитс по положительному фронту импульса синхронизации .
Если состо ние. информационного входа 8 к моменту следовани синхроимпульса вл етс вы Еокоомным,на первом входе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 устанавливаетс потенциал высокого уровн ,что, исход из принципа работы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5,вызывает инверсию синхроимпульса на выходе этого элемента, т.е. запись в формирователь 2 сигнатур в этом случае производитс по отрицательному фронту импульса синхронизации (Z-состо ние информационного входа 8 при этом воспринимаетс ТТЛ-входом информационного входа формировател сигнатур как логическа 1).
Следовательно, по импульсам синхронизации (фиг. Зб), поступающим с входа 9 сигнатурного анализатора на второй вход элемента ИСКЛЮЧАЩЕЕ ИЛИ 5 в формирователь 2 сигнатур производитс запись данных (фиг. Зв) с информационного входа 8 в моменты установившихс состо ний входного сигнала (на фиг. Зг импульсы (фрон- ты) записи этой составл ющей на выходе элемента ИСКЛЮЧАЩЕЕ ИЛИ 5 не заштрихованы).
В моменты изменени состо ний информационного входа 8 сигнатурного анализатора на выходе шифратора 4 формируютс дополнительные импульсы (фронты) записи в общий сигнал записи (фиг. Зг, штриховка).
Импульсы записи с выхода шифрато- pa 4 по вл ютс в результате временной задержки срабатывани ключей, выполненных на транзисторах 10 и 11,при переходах типа С - 1, 1 О
5 О
0 5
Q
g
5
13
на информационном входе 8 сигнатур- ного анализатора. Транзистор 10 первого ключа с резисторными цеп ми базового смещени закрыт только при нулевых уровн х входного сигнала,а транзистор 11 второго ключа с базовым смещением, определ емым резисторами 12 и 1.4 и диодами 15, открыт только при единичных уровн х. В результате на резисторных нагрузках 16 и 17, подводимых к входам элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 18, присутствуют единичный и нулевой ТТЛ-уровни (при указанных переходах) на врем инерционности срабатывани второго ключа, достаточное дл формировани на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 18 импульса записи положительной пол рности.
При изменении сигнала на информационном входе 8 с О в 1 раньше открываетс транзистор 10, а через врем , определ емое временной задержкой переходного процесса установки порога включени транзистора 11 через диоды 15, открываетс транзистор 11. В результате в момент включени транзистора 10 на втором входе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 18 формируетс нулевой уровень напр жени , а на первом входе,подключенном к выходу второго ключа,на интервал временной задержки сохранитс единичный уровень. Следовательно, на выходах элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 18 и шифратора 4 на это же врем присутствует сигнал единичного уровн . С включением транзистора 11 на первом входе элемента ИСКЛЮЧАКШ1ЕЕ ИЛИ 18 по вл етс напр жение нулевого уровн , а следовательно, единичное состо ние выхода шифратора 4 измен етс на нулевое.
Аналогично схемой шифратора 4 формируетс положительный короткий импульс при изменении сигнала на информационном входе 8 с 1-го в 0-й уровень. В этом случае первым закрываетс транзистор 10 и на втором входе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 18 формируетс единичный уровень напр жени , а включенное состо ние транзистора 11 на врем инерционности цепи его базового, смещени не измен етс , т.е. на первом входе элемента ИСКЛЮЧАЩЕЕ ИЛИ 18 сохран етс низкий уровень напр жени ,а на выходе его на это врем присутствует сигнал
51
единичного уровн , который измен етс на нулевой с переходом транзистора 1 1 в выключенное состо ние.
При переходах типа О Z, 1 - Z с выхода элемента ИСЮТОЧАЮЩЕЕ ИЛИ 18 формируютс положительные фронты, т.е. эти фронты формируютс с выхода шифратора 4,так как при Z-состо нии информационного входа сигнатурного анализатора транзистор 10 открыт транзистор 11 закрыт, в результате чего на первом входе элемента 18 присутствует единичный ТТЛ-уровень а на втором - нулевой,на выходе - сигнал единичного уровн j при переходах типа Z О, Z-i- 1 - отрицательные фронты (сигнал нулевого уровн ).
Так как изменение состо ний на информационном входе 8 происходит в паузах следовани импульсов синхронизации , сигнал (импульс или фронт с выхода шифратора 4 проходит на выход элемента ИСКЛЮЧ УОЩЕЕ ИЛИ 5,не инвертиру сь.
Следовательно, в паузах следовани импульсов синхронизации предлагаемой схемой шифратора 4 будут обнаружены любые изменени состо ни конт
ролируемои точки цепи данных,подключенной к информационному входу 8 сигнатурного анализатора (независимо от их природы: сбой, наводка,маскирование ) , т.е. шифратором 4 сформируетс импульс (фронт) сигнала, который поступает на первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 и вызывает формирование импульса (положительного фронта) на выходе этого элемента, что производит запись в формирователе 2 сигнатур с учетом состо ни информационного входа 8 сигнатурного анализатора на момент записи.
В любом случае в формирователь 2 сигнатур по информационному входу произойдет запись с входа 8 установившихс состо ний (фиг. Зд) сигнала
Данные, поступающие на информационный вход формировател 2 сигнатур подлежат свертке в соответствии с полиномом обратных св зей
Р(х) х1 + х + х9 + к -f 1.
Состо ние выходов формировател
2 сигнатур визуально контролируетс
- т
С ПОМОЩЬЮ блока о индикации.
Одновременно предлагаемым техническим решением .достигаетс контрол исправности третьего состо ни точки
Q g
o 5
0
5
5
5
136
подключени к входу 8 данных.Если при .несправности в контролируемой цепи третье состо ние (Z-состо ние, фиг. Зв) замен етс одним из бинарных уровней (нулем - фиг. Зи или единицей - фиг. Зж), дополнительные сигналы записи (инициируемые выходом шифратора 4) сформируютс в другие моменты времени (фиг. Зк, з) в результате чего в формирователь 2 сигнатур заноситс двоична последовательность (фиг. 3л, е), отлична от эталонной (фиг. Зд).
По положительному фронту стопного сигнала с входа 7 сигнатурного анализатора формирователь 1 окна измерени обнул етс (фиг. За) и формирователь 2 сигнатур блокируетс ,в резуль- тате чего состо ние выходов формировател сигнатур более не измен етс , а следовательно, остаютс неизменными показани блока 3 индикации, благодар чему, достигаетс визуальный контроль результата измерени (сжати ) последовательности входных данных в соответствии с полиномом обратных св зей Р(х) +х + + х + 1, т.е. визуальный контроль сигнатур.
Таким образом, любое изменение состо ни информационного входа сигнатурного анализатора с помощью пред- лаемой схемы шифратора 4 и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 в совокупности с всеми признаками в указанных взаимосв з х в пределах сигнатурного анализатора находит свое отражение в сигнатуре,т.е. в сигнатуру включаетс факт по влени импульса любой пол рности с одновременным контролем исправности третьего состо ни , а значит повышаетс точность формировани сигнатур при обработке данных, имеющих три состо ни .
Claims (1)
- Формула изобретениСигнатурный анализатор,содержащий формирователь сигнатур, формирователь окна измерени , шифратор и блок индикации, группа входов которого соединена с группой выходов формировател сигнатур, управл ющий вход задани окна измерени которого соединен с выходом формировател окна измерени , входы Старт и Стоп которого вл ютс одноименными входами анализатора,вход шифратора соединен с информационным вход ом аналиг затора, отличающийс тем,что, с целью повьшени достоверности контрол входной информации, за счет обеспечени фиксации ее изменений в произвольные моменты времени анализатор содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй входы ко- торого подключены соответс.твенно к выходу шифратора и синхровходу анализатора, выход элемента ИСКЛЮЧА- Ю1ЦЕЕ ИЛИ соединен с синхровходом формировател сигнатур, информацион-о i ч ный вход которого соединен с информационным входом анализатора.+56U v1Ъ-с Ц - «-55 .Ь 6о01 I I 101100111 1 1104--f..H---4---4---4--4-Н- 8 8 э Н--4- -I- еж/ /- -Н1-«- 1 -- 3-l-S-i-bHf-I О О I I 1 110/7 0110011 -I-Ifc .J1 1- 4-f-4-Редактор П.ГерешиСоставитель С.СтарчихинТехред ЛоСердгокова Корректор М.МаксимишинецЗаказ 4824/49Тираж 672ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретентсй и открытий 113035, Москва, Ж-35, Раушска наб,, д. 4/5Производственно-полиграфическое предпри тие; г. Ужгород, ул. Проектна , 4
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864050596A SU1343413A1 (ru) | 1986-04-08 | 1986-04-08 | Сигнатурный анализатор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864050596A SU1343413A1 (ru) | 1986-04-08 | 1986-04-08 | Сигнатурный анализатор |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1343413A1 true SU1343413A1 (ru) | 1987-10-07 |
Family
ID=21231445
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864050596A SU1343413A1 (ru) | 1986-04-08 | 1986-04-08 | Сигнатурный анализатор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1343413A1 (ru) |
-
1986
- 1986-04-08 SU SU864050596A patent/SU1343413A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 903898, кл. G 06 F 15/46, 1980, Авторское свидетельство СССР № 1174944, кл. G 06 F 15/46, 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3843893A (en) | Logical synchronization of test instruments | |
SU1343413A1 (ru) | Сигнатурный анализатор | |
SU1721813A1 (ru) | Устройство дл формировани импульсов | |
SU799118A1 (ru) | Устройство дл контрол логических схем | |
SU1020829A1 (ru) | Устройство дл контрол логических узлов | |
SU1352421A1 (ru) | Логический пробник | |
SU1557667A1 (ru) | IK-триггер | |
SU1352420A1 (ru) | Логический пробник | |
SU1255970A1 (ru) | Дискриминатор логических сигналов | |
SU970281A1 (ru) | Логический пробник | |
SU1302220A2 (ru) | Устройство дл функционально-параметрического контрол логических элементов | |
SU1112564A2 (ru) | Многопороговый логический элемент | |
SU1218455A1 (ru) | Формирователь импульсов | |
KR930004087B1 (ko) | 디지탈 신호 천이 검출회로 | |
SU610297A1 (ru) | Устройство экстрапол ции временного интервала | |
SU1485387A1 (ru) | Устройство для измерения экстремумов временных интервалов | |
SU1078610A1 (ru) | Устройство дл измерени длительности переходного процесса | |
RU14098U1 (ru) | Устройство для контроля последовательности импульсов | |
SU1732453A1 (ru) | Селектор импульсов | |
SU1177792A1 (ru) | Устройство дл измерени временных интервалов | |
SU1476472A1 (ru) | Устройство дл функционального контрол дублированных вычислительных машин | |
SU1262472A1 (ru) | Устройство дл ввода информации | |
SU1293746A1 (ru) | Устройство дл регистрации кода текущего времени | |
SU1103352A1 (ru) | Устройство дл формировани серий импульсов | |
SU1246098A1 (ru) | Устройство дл контрол цифровых узлов |