SU799118A1 - Устройство дл контрол логических схем - Google Patents
Устройство дл контрол логических схем Download PDFInfo
- Publication number
- SU799118A1 SU799118A1 SU782642103A SU2642103A SU799118A1 SU 799118 A1 SU799118 A1 SU 799118A1 SU 782642103 A SU782642103 A SU 782642103A SU 2642103 A SU2642103 A SU 2642103A SU 799118 A1 SU799118 A1 SU 799118A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- elements
- logic
- display
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
Изобретение относится к импульсной технике и может найти применение при разработке, наладке и ремонте цифровых измерительных приборов с и ЭВМ.
Известно устройство для контроля логических схем, содержащее элементы индикации, включенные в цепь логических элементов 2 И-НЕ индикации, jg и управляющие инверторы £1] .
Недостаток известного устройства заключается в низкой достоверности отсчета.
Наиболее близким по технической сущности к предлагаемому изобретению '5 является устройство для контроля логических схем, содержащее два элемента индикации, включенные в цепь логических элементов, управляющие инверторы, ключевые элементы, резнеторы и диод [2J .
Устройство выполнено на полупровод никовых интегральных вентилях и способно однозначно отображать 4 состояния контролируемой точки, а именно: обрыв контролируемой цепи, логический ноль, .логическая единица и низкочастотную генерацию.
Недостатком известного устройства •является невозможность индицировать высокочастотную генерацию, а также одиночные импульсы и пачки импульсов в контролируемой точке.
Целью изобретения является расширение функциональных возможностей устройства.
Поставленная цель достигается тем, что в устройство для контроля логических схем, содержащее два элемента индикации, включенные в цепь двух логических элементов, вход одного из которых через третий логический элемент соединен с выходом одного ключевого элемента и с одним из входов второго логического элемента, второй вход которого соединен с выходом второго ключевого элемента и входом четвертого логического элемента, диод и резисторы, введены два триггера, пятый логический элемент, инвертор, два элемента индикации и дифференцирующая цепь, причем выход четвертого логического элемента соединен со вт®рым входом третьего логического элемента,одним из входов пятого логического элемента и через дифференцирующую цепь со входом инвертора, выход которого подключен ко второму входу четвертого логического элемента и тактовым входам триггеров, при этом единичный выход первого триггера соединен с информационным входом второго триггера, нулевой выход которого соединен с третьим элементом индикации и выходом пятого логического элемента, другой вход которого подключен к первому входу третьего логического элемента, выход которого соединен со входами сброса триггеров, а нулевой выход первого из которых подключен к четвертому элементу индикации.
В качестве элементов индикации применены включенные через токоог- . . раничивающие резисторы сегменты циро-синтезирующей светодиодной матрицы, причем второй элемент индикации содержит два правых сегмента, первый - остальные крайние сегменты, третий - десятичный сегмент, а четвертый - внутренний сегмент матрицы .
Такое выполнение позволяет помимо индикации в удобной цифровой форме логических уровней контролируемой точки индицировать также одиночные импульсы обеих полярностей, пачки импульсов обеих, полярностей и непрерывную высокочастотную генерацию. Восстановление устройства (сброс триггеров) осуществляетсяавтоматически при отсоединении входной шины устройства от контролируемой точки, т.е. без использования каких-либо контактных устройств, снижающих надежность.
На фиг. 1 изображена структурная электрическая схема устройства;на фиг. 2 - вид индикации при различных состояниях контролируемой точки.
Устройство для контроля логических схем содержит первый и второй элементы 1 и 2 индикации, логические элементы И-НЕ 3-7, ключевые элементы 8 и 9, резисторы 10 и 11, диод 12, дифференцирующую цепь, состоящую из конденсатора 13 и резистора 14, инвертор 15, триггеры 16 и 17, третий и четвертый элементы 18 и 19 индикации, входную шину 20, шину 21 питания, шину 22 напряжения смещения.
' Устройство работает следующим образом.
д При подключении питания и отсутствии сигнала на входной шине 20 (обрыв) ключевой элемент 9 открыт током,* проходящим через резистор 10, а ключевой элемент 8 закрыт, так как прямое падение напряжения на диоде 12 понижает потенциал его входа ниже порога открывания. Элемент 2И-НЕ 4 закрыт низким потенциалом с выхода, ключевого элемента 9, а элемент 2И-НЕ 3 закрыт низким потенциа- лом с выхода элемента И-НЕ 5. Ввиду этого элементы индикации 1 и 2 не светятся.
Элементы И-НЕ 5 и 7 открыты высокими потенциалами, поступающими с выходов элемента И-НЕ 6 и ключевого элемента 8. Вследствие этого триггеры 16 и 17 сброшены в ноль, и через элемент 2И-НЕ 7 светится элемент 18 индикации, в то время как элемент 19 индикации не светится.
При подключении входной шины 20 к контролируемой точке с высоким потенциалом ключевой элемент 9 открывается током,проходящим через резистор 10, так как диод 12 заперт высоким потенциалом контролируемой точки. Ключевой элемент 8 также открывается, и низкий потенциал с его выхода,проходя через элемент И-НЕ 5, открывает элемент И-НЕ 3, а элемент И-НЕ 4 закрыт..
Это приводит к закрыванию элемента И-НЕ 7, ввиду чего прекращается свечение элемента 18 индикации, включается элемент 2 индикации, а триггеры 16 и 17 подготавливаются к работе высоким потенциалом с выхода элемента 5. Цифровой индикатор высвечивает единицу двумя правыми сегментами (см.фиг.26)
При подключении входной шины 20 к контрольной точке с низким потенциалом ключевые элементы 9 и 8 закры ты. Элемент И-НЕ 6 открывается (выход инвертора 15 имеет высокий потенциал) и закрывает по вторым входам элементы И-НЕ 5 и И-НЕ 7. Это приводит к тому, что наряду с элементом 2 индикации светится элемент 1 индикации при остальных погашенных элементах индикации и подготовленных к работе триггерах 16 и 17. Цифровой индикатор высвечивает Нуль всеми своими крайними сегментами (фи г. 2 в) .
Если входная шина 20 устройства контактирует с точкой, имеющей высокий уровень, и в которой возникает одиночный импульс отрицательной полярности, то этот импульс, сформированный и расширенный одновибратором, состоящим из элементов 6 и 15, поступает на тактовые входы триггеров 16 и 17. Триггер 16 установится в единичное, а триггер 17 останется в нулевом состоянии. Это приведет к включению элемента 19 индикации, и цифровой индикатор свечением сегментов (фиг.2г) будет сигнализировать о прохождении одиночного отрицательного импульса.
Если в контрольной точке возникает больше одного импульса, то с выхода элемента 15 поступят дополнительные импульсы, переключающие в единичное состояние также и триггер 17. Теперь дополнительно светится и элемент 18 индикации, так как нулевой выход триггера 17 и выход элемента И-НЕ 5 объединены по схе5 ме в проводное ИЛИ. Цифровой индикатор свечением сегментов (фиг.2д) сигнализирует о прохождении в контрольной точке более одного отрицательного импульса.
При наличии в контрольной точке $ положительных импульсов включаются сегменты (фиг.2е,ж) индицируя исходное нулевое состояние контрольной точки.
В случае непрерывной генерации в контрольной точке триггеры 16 и 17 ' включаются при прохождении пачек импульсов. Однако ввиду того, что уровень сигнала на входе непрерывно |меняется, сегменты индикатора либо мигают, либо светятся вполсилы, в то время как правые сегменты светятся в -полную силу (фиг.2э) .
Таким образом,изобретение однозначно индицирует в цифровой форме восемь различных состояний, в том чис- 20 ле 3 статических и 5 динамических. Этого в большинстве случаев достаточно для проведения наладки или ремонта цифровых схем.
Устройство построено полностью 25 на полупроводниковых интегральных вентилях серии 133 и 155 и потребляет ток не более 100 мА.
Claims (2)
- Изобретение относитс к импульсной технике и может найти применение при разработке, наладке и ремон jre цифровых измерительных приборов и ЭВМ. Известно устройство дл контрол логических схем, содержащее элементы индикации, включенные в цепь логических элементов 2 И-НЕ индикации и управл ющие инверторы l . Недостаток известного устройства заключаетс в низкой достоверности отсчета. Наиболее близким по технической сущности к предлагаемому изобретени вл етс устройство дл контрол логических схем, содержащее два элемента индикации, включенные в це логических элементов, управл ющие инверторы, ключевые элементы, резис торы и диод jf . Устройство выполнено на полупров никовых интегральных вентил х и способно однозначно отображать 4 состо ни контролируемой точки, а именно: обрыв контролируемой цепи, логический ноль, .логическа единица и низкочастотную генерацию. Недостатком известного устройств вл етс невозможность индицировать высокочастотную генерацию, а также одиночные импульсы и пачки импульсов в контролируемой точке. Целью изобретени вл етс расширение функциональных возможностей устройства. Поставленна цель достигаетс тем, что в устройство дл контрол логических схем, содержащее два элемента индикации, включенные в цепь двух логических элементов, вход одного из которых через третий логический элемент соединен с выходом одного ключевого элемента и с одним из входов второго логического элемента , второй вход которого соединен с выходом второго ключевого элемента и входом четвертого логического элемента, диод и резисторы, введены два триггера, п тый логический элемент,.инвертор, два элемента индикации и дифференцирующа цепь, причем выход четвертого логического элемента соединен со втФрым входом третьего логического ,одним из входов п того логического элемента и через дифференцирующую цепь со входом инвертора, выход которого подключен ко второму входу четвертого логического элемента и тактовым входам триггеров, при этом единичный выход первого триггера соединен с информационным входом второго триггера, нулевой выход которого соединен с третьим элементом индика ции и выходом п того логического элемента, другой вход которого подключен к первому входу третьего логического элемента, выход которого соединен со входами сброса триггеров , а нулевой выход первого из кото рых подключен к четвертому элементу индикации. В качестве элементов индикации применены включенные через токоог .раничивающие резисторы сегменты циро-синтезирующей светодиодной мат рицы, причем второй элемент индикации содержит два правых сегмента, первый - остальные крайние сегменты , третий - дес тичный сегмент, а четвертый - внутренний сегмент матрицы . Такое выполнение позвол ет помим индикации в удобной цифровой форме логических уровней контролируемой точки индицировать также одиночные импульсы обеих пол рностей, пачки импульсов обеих, пол рностей и непре рывную высокочастотную генерацию. Восстановление устройства (сброс триггеров) осуществл етс .автоматически при отсоединении входной шины устройства от контролируемой точки, т.е. без использовани каких-либо контактных устройств, снижак цих надежность . На фиг. 1 изображена структурна электрическа схема устройства;на фиг. 2 - вид индикации при различных состо ни х контролируемой точки Устройство дл контрол логических схем содержит первый и второй элементы 1 и 2 индикации, логически элементы И-НЕ 3-7, ключевые элемент 8 и 9, резисторы 10 и 11, диод 12, дифференцирующую цепь, состо щую из конденсатора 13 и резистора 14, инвертор 15, триггеры 16 и 17, третий и четвертый элементы 18 и 19 индика ции, входную шину 20, шину 21 питани , шину 22 напр жени смещени . Устройство работает следующим образом. При подключении питани и отсутствии сигнала на входной шине 20 (обрыв) ключевой элемент 9 открыт током, проход щим через резистор 10 а ключевой элемент В закрыт, так как пр моо падение напр жени на диоде 12 понижает потенциал его вхо да ниже порога открывани . Элемент 2И-НЕ 4 закрыт низким потенциалом с выхода.ключевого элемента 9, а эл мент 2И-НЕ 3 закрыт низким потенциа лом с выхода элемента И-НЕ 5. Ввиду этого элементы индикации 1 и 2 не свет тс . Элементы И-НЕ 5 и 7 открыты высокими потенциалами, поступающими с выходов элемента Н-НЕ 6 и ключевого элемента 8. Вследствие этого триггеры 16 и 17 сброшены в ноль, и через элемент 2И-НЕ 7 светитс элемент 18 индикации, в то врем как элемент 19 индикации не светитс . При подключении входной шины 20 к контролируемой точке с высоким потенциалом ключевой элемент 9 от1крываетс током,проход щим через резистор 10, так как диод 12 заперт высоким потенциалом контролируемой точки. Ключевой элемент 8 также открываетс , и низкий потенциал с его выхода,проход через элемент Й-НЕ 5, открывает элемент И-НЕ 3, а элемент И-НЕ 4 закрыт.. Это приводит к закрыванию элемента И-НЕ 7, ввиду чего прекращаетс свечение элемента 18 индикации, включаетс элемент 2 индикации, а триггеры 16 и 17 подготавливаютс к работе высоким потенциалом с выхода элемента 5. Цифровой индикатор высвечивает единицу двум правыми сегментами (см.фиг.26) При подключении входной шины 20 к контрольной точке с низким потенциалом ключевые элементы 9 и 8 закры ты. Элемент И-НЕ 6 открываетс (выход инвертора 15 имеет высокий потенциал ) и закрывает по вторым входам элементы И-НЕ 5 и И-НЕ 7. Это приводит к тому, что нар ду с элементом 2 индикации светитс элемент 1 индикации при остальных погашенных элементах индикации и подготовленных к работе триггерах 16 и 17. Цифровой индикатор высвечивает Нуль всеми своими крайними сегментами (фиг.2в). Если входна шина 20 устройства контактирует с точкой, имеющей высокий уровень, и в которой возни- . кает одиночный импульс отрицательной пол рности, то этот импульс, сформированный и расширенный одновибратором , состо щим из элементов 6 и 15, поступает на тактовые входы триггеров 16 и 17. Триггер 16 установитс в единичное, а триггер 17 останетс в нулевом состо нии. Это приведет к включению элемента 19 индикации, и цифровой индикатор свечением сегментов (фиг.2г) будет сигнализировать о прохождении одиночного отрицательного импульса. Если в контрольной точке возникает больше одного импульса, то с выхода элемента 15 поступ т дополнительные импульсы, переключающие в единичное состо ние также и триггер 17. Теперь дополнительно светитс и элемент 18 индикации, так как нулевой выход триггера 17 и выход элемента И-НЕ 5 объединены по схеме в проводное ИЛИ. Цифровой индикатор свечением сегментов (фиг.2 сигнализирует о прохождении в контрольной точке более одного отрица тельного импульса. При наличии в контрольной точке положительных импульсов включаютс сегменты (фиг.2е,ж) индициру исходное нулевое состо ние контрольн точки. В случае непрерывной генерации в контрольной точке триггеры 16 и включаютс при прохождении пачек импульсов. Однако ввиду того, что уровень сигнала на входе непрерывн мен етс , сегменты индикатора лиьо мигают, либо свет тс вполсилы, в то врем как правые сегменты свет т с в -полную силу (фиг.2з) . Таким образом,изобретение одноз но индицирует в цифровой форме восемь различных состо ний, в том чи ле 3 статических и 5 динамических. Этого в большинстве случаев достаточно дл проведени наладки или р монта цифровых схем. Устройство построено полностью на полупроводниковых интегральных вентил х серии 133 и 155 и потребл ет ток не более 100 мА. Формула изобретени Устройство дл контрол логичес ких схем, содержащее два элемента индикации, включенные в цепь двух логических элементов, вход одного из которых через третий логический элемент соединен с выходом одного ключевого элемента и с одним из входов второго логического элемента, второй вход которого соединен с выходом второго ключевого элемента и входом четвертого логического элемента , диод и резисторы, отличающеес тем, что, с целью расширени функциональных возможностей , в него введены два триггера, п тый логический элемент, инвертор, два элемента индикации и дифференцирующа цепь, причем выход четвертого логического элемента соединен со вторым входом третьего логического элемента, одним из входов п того логического элемента и через . дифференцирукадую цепь со входом инвертора , выход которого подключен ко второму входу четвертого логического элемента и тактовым входом триггеров, при этом единичный выход первого триггера соединен с информационным входом второго триггера нулевой выход которого соединен с третьим элементом индикации и выходом п того логического элемента,другой вход которого подключен к первому входу третьего логического элемента, выход которого соединен со входами сброса триггеров, а нулевой выход первого из которых подключен к четвертому элементу индикации. Источники информации, прин тые во внимание при экспертизе 1. Электроника, 1973, 4, с. 74.
- 2.Авторское свидетельство СССР по за вке 2027092/18-21,17.08.77.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782642103A SU799118A1 (ru) | 1978-07-10 | 1978-07-10 | Устройство дл контрол логических схем |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782642103A SU799118A1 (ru) | 1978-07-10 | 1978-07-10 | Устройство дл контрол логических схем |
Publications (1)
Publication Number | Publication Date |
---|---|
SU799118A1 true SU799118A1 (ru) | 1981-01-23 |
Family
ID=20775942
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782642103A SU799118A1 (ru) | 1978-07-10 | 1978-07-10 | Устройство дл контрол логических схем |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU799118A1 (ru) |
-
1978
- 1978-07-10 SU SU782642103A patent/SU799118A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4791312A (en) | Programmable level shifting interface device | |
US5686846A (en) | Time duration trigger | |
SU799118A1 (ru) | Устройство дл контрол логических схем | |
US4638247A (en) | Integrated circuit for converting a drive signal of three or more voltage levels to two voltage levels | |
SU1343413A1 (ru) | Сигнатурный анализатор | |
JPH063697B2 (ja) | スイッチオンオフ検出装置 | |
SU1709318A1 (ru) | Устройство дл контрол цифровых блоков | |
SU1700501A2 (ru) | Пробник дл проверки цепей логических устройств | |
SU1140066A1 (ru) | Устройство дл контрол логических схем | |
SU970281A1 (ru) | Логический пробник | |
SU1398022A1 (ru) | Устройство дл контрол системы вторичного электропитани | |
SU1223228A1 (ru) | Устройство дл выделени и вычитани первого импульса из последовательности импульсов | |
SU892364A1 (ru) | Устройство дл контрол логических схем | |
SU725048A1 (ru) | Устройство дл измерени динамических параметров микросхем | |
SU1061255A1 (ru) | Устройство защиты от дребезга контактов | |
SU1705778A1 (ru) | Пробник дл проверки цепей логических устройств | |
SU1020829A1 (ru) | Устройство дл контрол логических узлов | |
SU612412A1 (ru) | Логический зонд | |
SU1596289A1 (ru) | Логический тестер | |
RU2034334C1 (ru) | Устройство для сигнализации | |
RU1774471C (ru) | Входное устройство дл электронных часов | |
SU819986A1 (ru) | Логический тестер | |
SU958988A1 (ru) | Пробник дл диагностировани технического состо ни источников посто нного тока | |
SU1725144A1 (ru) | Индикатор посто нного напр жени | |
JPS57124928A (en) | Edge detection circuit |