SU1387044A1 - Устройство дл контрол блоков посто нной пам ти - Google Patents
Устройство дл контрол блоков посто нной пам ти Download PDFInfo
- Publication number
- SU1387044A1 SU1387044A1 SU864058495A SU4058495A SU1387044A1 SU 1387044 A1 SU1387044 A1 SU 1387044A1 SU 864058495 A SU864058495 A SU 864058495A SU 4058495 A SU4058495 A SU 4058495A SU 1387044 A1 SU1387044 A1 SU 1387044A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- outputs
- trigger
- switch
- Prior art date
Links
Abstract
Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл контрол сохранности информации в блоках посто нной пам ти. Целью изобретени вл етс повышение глубины диагностировани ошибок. Устройство содержит блок эталонной пам ти, счетчик, формирователь импульсов, блок задани адреса, блок сравнени , коммутатор, переключатель, триггеры, элементы И, ИЛИ, ИСКЛЮЧАЮЩЕЕ ИЛИ, индикаторы. Цель изобретени достигаетс реализацией в устройстве режимов остановки по ошибке и остановки по заданному адресу. Устройство позвол ет последовательно вы вл ть адреса всех ошибок, имеющихс в контролируемом блоке посто нной пам ти. 2 ил.
Description
со оо о i
Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл контрол сохранности информации в блоках посто нной пам ти.
Цель изобретени - повышение глубины диагностировани ошибок.
На фиг. 1 приведена структурна схема устройства дл контрол блоков посто нной пам ти; на фиг. 2 - схема блока задани адреса.
Устройство (фиг. 1) содержит счетчик 1, формирователь 2 импульсов, блок 3 эталонной пам ти, первый 4 и второй 5 индикаторы , с первого по третий триггеры 6-8, элемент ИЛИ 9, первый 10 и второй 11 элементы И, коммутатор 12, блок 13 задани адреса , блок 14 сравнени , элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 15 и переключатель 16. Формирователь 2 импульсов состоит из конденсатора 17 и резистора 18. Кроме того, устройство имеет контролируемый блок 19 посто нной пам ти.
Блок 13 задани адреса (фиг. 2) представл ет собой клавиатуру дл набора адреса, состо щую из переключателей 20.1 - 20.п группы с диодами 21.1-21.п.
Устройство работает следующим образом.
Объектом контрол вл етс программируемый блок посто нной пам ти, имеющий третье состо ние по выходам. В процессе работы, в частности после воздействи различного рода внешних факторов, возникает необходимость удостоверени в сохранности введенной в ППЗУ информации. Это достигаетс проверкой устройства в режиме «Остановка по ощибке. В этом режиме переключатель 16 устанавливаетс в положение «Остановка по ошибке, что обеспечивает подачу сигнала «Лог. 1 на пр мой вход выборки блока 3 эталонной пам ти , управл ющий вход коммутатора 12 и один из входов элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 15. В результате эталонный блок 3 пам ти подготавливаетс к включению, которое происходит после подачи логического «О на его инверсный вход выборки с инвертирующего выхода триггера 6, а коммутатор 12 соедин ет вход данных устройства (выходы объекта 19 контрол ) с одним из входов блока 14 сравнени . Выходы блока 3 эталонной пам ти объединены с соответствующими выходами блока 13 задани адреса.
Проверка в режиме «Остановка по ощибке возможна на вы вление ошибок типа по влени посто нной единицы либо в режиме вы влени любых ошибок перехода единиц в нули и обратно. В первом случае с выхода блока 13 задани адреса поступают логические «О, которые при включении блока 3 эталонной пам ти (его выходы переход т из третьего состо ни в режим отображени содержимого эталонного блока пам ти) гас т его выходы, чем обеспечиваетс подача всех нулей на один из входов блока 14 сравнени . Во втором случае с выхода блока 13 задани адреса поступают логические «Ь, что не преп тствует пе- редаче состо ний выходов блока 3 эталонной пам ти на один из входов блока 14 сравнени .
Перед началом проверки в любом режи ме производитс установка устройства в нулевое состо ние, дл чего на входы «Пуск и «Сброс подаетс комбинаци сигналов. «10. Эти сигналы устанавливают триггер 6 в нулевое состо ние, что ведет к переводу выходов объекта 19 контрол в третье состо ние и сбросу триггера 7 по нулевому сигналу на его D-входе с неинвертирующего выхода триггера 6. Сигнал логической «1 с инвертирующего выхода триггера 6 сбрасывает счетчик 1 и обеспечивает третье состо ние выходов объекта 19 контрол .
После подачи сигнала «Пуск комбинаци на входах «Пуск и «Сброс «01 переводит триггер 6 в единичное состо ние. С выходов триггера 6 сигналы обеспечивают сн тие сигнала «Сброс с входа счетчика 1,
5 включение объекта 19 контрол и блока 3 эталонной пам ти, перевод триггера 7 в единичное состо ние по D-входу. Сигнал с выхода триггера 7 разрешает подачу синхроимпульсов на вход счетчика 1, который начинает перебор адресов объекта 19 контрол ,
0 выходы данных которого через коммутатор 12 поступают на другой вход блока 14 сравнени , на первом его входе либо логический «О, либо данные с. выхода блока 3. При несравнении на выходе блока 14 сравнени по вл етс логическа «1, котора
5 приводит к по влению логического «О на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 15, далее сигнал логического «О поступает на один из входов элемента ИЛИ 9, на другом входе которого также логический «О
Q Это приводит к установке в нулевое состо ние триггера 7, выходной сигнал которого прекращает поступление синхроимпульсов на счетный вход счетчика 1. На индикаторах 4 и 5 по вл ютс значени данных и адреса чейки объекта 19 контрол ,
5 содержащие ощибку.
Дл продолжени проверки на вход устройства «Продолжение проверки подают логическую «Ь, котора синхронизируетс элементом И 11 и преобразуетс формирователем 2 импульсов в импульс логиче0 ской «1 длительностью не более периода частоты синхросигнала. Этот импульс проходит на вход сброса триггера 7, который передним фронтом синхроимпульса переводитс в единичное состо ние и открывает элемент И 10. Счетчик начинает переключение адресов объекта 19 контрол . Перебор адресов объекта 19 контрол осуществл етс до по влени очередной ошибки, при которой происходит останов счетчика 1
предлагаемым образом, а также индикаци адреса и характера ошибки.
Таким образом можно вы вить все ошибки данных объекта контрол .
Дл удобства пользовател введен режим «Остановка по адресу, который позвол ет просматривать чейки по произвольным адресам, устанавливаемым с помош,ью блока 13 задани адреса. В этом режиме переключатель 16 подает логический «О на пр мой вход выборки блока 3 эталонной пам ти, управл юш,ий вход коммутатора 12 и вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 15.
Установка устройства в исходное состо ние и его запуск производ тс описанным образом. Переключатель 16 в этом режиме обеспечивает третье состо ние выходов блока 3 эталонной пам ти, переключение выходов коммутатора 12 на выходы счетчика 1 (адресные выходы устройства) и по вление сигнала «Лог. О на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 15 при сравнении набранного блока 13 задани адреса и текущего адреса объекта 19 контрол . При остановке на индикаторах 4 и 5 высвечиваютс содержимое и адрес просматриваемой чейки.
Claims (1)
- Формула изобретени Устройство дл контрол блоков посто нной пам ти, содержаш,ее счетчик, выходы которого вл ютс адресными выходами устройства и соединены с адресными входами блока эталонной пам ти, выходы которого подключены к входам первой группы блока сравнени , отличающеес тем, что, с целью повышени глубины диагностировани ошибок, в устройство введены первый и второй элементы И, первый, второй и третий триггеры, элемент ИЛИ, формирователь импульсов, коммутатор, блок задани адреса, переключатель и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, причем первый вход первого элемента И соединен с первым входом второго элемента И, с синхровходами второго и третьего триггеров и вл етссинхровходом устройства, второй вход второго элемента И вл етс входом продолжени проверки устройства, выход второго элемента И подключен к входу формировател импульсов, выход которого соеди нен с информационным входом третьего триггера , выход которого подключен к второму входу элемента ИЛИ, первый вход и выход которого соединены соответственно с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и с входом сброса второго триггера, выход которого подключен к второму входу первого элемента И, выход которого соединен с синхровходом счетчика, установочный вход которого подключен к инверсному выходу первого триггера и к инверсному входу выборки блока эталонной пам ти, пр мойвход выборки которого соединен с выходом переключател , управл ющим входом коммутатора и с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого подключен к выходу блока сравнени ,5 входы второй группы которого соединены с выходами коммутатора, информационные входы первой группы которого подключены к выходам счетчика, информационные входы второй группы коммутатора вл ютс информационными входами устройства, вы0 ходы блока задани адреса соединены с выходами блока эталонной пам ти, установочный вход и вход сброса первого триггера вл ютс соответственно входами пуска и сброса устройства, пр мой выход первого триггера соединен с информационным5 входом второго триггера, пр мой и инверсный выходы первого триггера вл ютс соответственно пр мым и инверсным выходами выборки устройства.Син:( о-ЮАдресy/rfl.wS. i,п//7р.79, Пуск - о CSflocпpffl/7 U k..llфигЛ20.1го. 2ШfS21.207. ZРедактор А. Козориз Заказ 1225/50Составитель О. ИсаевТехред И. ВересКорректор Л. ПилипенкоТираж 590ПодписноеВНИИПИ Государственного комитета СССР по делам изобретений и открытий113035, Москва, Ж-35, Раушска наб., д. 4/5 Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4Hetff.П20.ЛПл-4 f/плог:о-э
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864058495A SU1387044A1 (ru) | 1986-04-17 | 1986-04-17 | Устройство дл контрол блоков посто нной пам ти |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864058495A SU1387044A1 (ru) | 1986-04-17 | 1986-04-17 | Устройство дл контрол блоков посто нной пам ти |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1387044A1 true SU1387044A1 (ru) | 1988-04-07 |
Family
ID=21234378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864058495A SU1387044A1 (ru) | 1986-04-17 | 1986-04-17 | Устройство дл контрол блоков посто нной пам ти |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1387044A1 (ru) |
-
1986
- 1986-04-17 SU SU864058495A patent/SU1387044A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 769640, кл. G 11 С 29/00, 1978. Авторское свидетельство СССР № 982097, кл. G 11 С 29/00, 1980. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1387044A1 (ru) | Устройство дл контрол блоков посто нной пам ти | |
SU1656540A1 (ru) | Устройство дл тестировани цифровых блоков | |
SU1302220A2 (ru) | Устройство дл функционально-параметрического контрол логических элементов | |
SU1338028A2 (ru) | Устройство выделени одиночного @ -го импульса | |
SU1483456A1 (ru) | Устройство дл контрол цифровых узлов | |
SU1269139A1 (ru) | Устройство дл контрол цифровых узлов | |
SU1304174A1 (ru) | Устройство дл контрол монотонно измен ющегос кода | |
SU1185276A1 (ru) | Устройство дл автоматического измерени параметров радиоприемников | |
SU1020829A1 (ru) | Устройство дл контрол логических узлов | |
SU955205A1 (ru) | Устройство дл электрического программировани блоков посто нной пам ти | |
SU1339460A1 (ru) | Устройство дл автоматического контрол сопротивлени изол ции электрических цепей | |
SU1354195A1 (ru) | Устройство дл контрол цифровых узлов | |
SU1290213A1 (ru) | Устройство дл контрол логических устройств | |
SU1377829A1 (ru) | Устройство дл контрол параметров | |
SU1352420A1 (ru) | Логический пробник | |
SU1223234A1 (ru) | Устройство дл контрол логических блоков | |
SU1383370A1 (ru) | Устройство дл контрол логических блоков | |
SU1168952A1 (ru) | Устройство дл контрол дискретной аппаратуры с блочной структурой | |
SU1103198A1 (ru) | Устройство управлени регистром цифрового реле оборотов | |
SU1679504A1 (ru) | Устройство дл проверки контактов клавиатуры | |
SU1023398A1 (ru) | Устройство дл контрол блоков пам ти | |
SU942025A1 (ru) | Устройство дл контрол и диагностики дискретных объектов | |
SU1513450A1 (ru) | Сигнатурный анализатор | |
SU840817A1 (ru) | Устройство дл диагностики системАВТОМАТичЕСКОгО упРАВлЕНи | |
SU723578A1 (ru) | Устройство дл контрол логических блоков |