SU942025A1 - Устройство дл контрол и диагностики дискретных объектов - Google Patents
Устройство дл контрол и диагностики дискретных объектов Download PDFInfo
- Publication number
- SU942025A1 SU942025A1 SU803003331A SU3003331A SU942025A1 SU 942025 A1 SU942025 A1 SU 942025A1 SU 803003331 A SU803003331 A SU 803003331A SU 3003331 A SU3003331 A SU 3003331A SU 942025 A1 SU942025 A1 SU 942025A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- inputs
- control unit
- elements
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
1
Изобретение относите к вычислительной технике и может быть использовано дл автоматизированной проверки функционировани и нахождени неисправностей в цифровых системах.
Известно устройство, содержащее блок ввода, блок пам ти, коммутатор, блок сравнени , блок индикации, блок управлени , первый и второй регистры контрол , причем первый и второй выходы блока ввода соединены соответственно с первым входом блока пам ти и с первыми входами первого и второго регистров контрол , первый и второй выходы блока управлени соединены соответственно с входом блока ввода и с вторым входом блока пам ти , первый и второй выходы блока пам ти соединены соответственно с первым входом коммутатора и первым входом блока сравнени , перв&й выход коммутатора соединен с вторым входом блока сравнени , второй вход и
второй выход коммутатора вл ютс соответственно выходом устройства, выходы первого и второго регистров контрол соединены с входами блока индикации, первый и второй выходы блока сравнени соединены соответственно с вторыми входами регистров контрол , третий и четвертый выходы блока управлени соединены соответственно с третьим- входом блока срав10 нени и третьим входом коммутато ра, третий выход блока ввода соединен с вторым входом блока управлени
15
Недостатком этого устройства вл ютс низкие функциональные возможности , обеспечивающие контроль цифровых устройств, состо щих только из функционально несв занных уз20 лов, а также длительное врем , требующеес дл поиска места неисправности по диагностическим словар м и таблицам. ;
Наиболее близким к предлагаемому вл етс устройство дл контрол дискретных объектов, содержащее последовательно соединенные блок ввода, блок пам ти и первый коммутатор, а также блок управлени , выходы которого соединены с управл ющими входами блока ввода, блока пам ти, блока сравнени и первого коммутатора, а входы - с управл ющими выходами блока ввода и блока сравнени , первый вход которого подключен к второму выходу блока пам ти, многовходовый элемент ИЛИ и второй коммутатор, управл ющий вход которого соединен с соответствующим выходом блока управлени , первый выход.- с вторым входом блока сравнени , а второй выход - с первыми входами многовходового элемента ИЛИ, вторыми входами подключенного к выходу первого коммутатора fz.
Недостаток известного устройства .длительное врем поиска места неисправности .
Цель изобретени - повышение быстродействи .
Поставленна цель достигаетс тем, что в устройство дл контрол и диагностики дискретных , содержащее блок ввода, первый блок пам ти контролирующих тестов и эта- лонных реакций, коммутатор, блок сравнени , блок управлени , причем первый выход блока ввода соединен с информационным входом первого блока пам ти контролирующих тестов и эталонных реакций, управл ющий вход которого подключен к первому выходу блока управлени , второй и третий выходы которого подключены соответственно к первым входам блока сравнени и коммутатора, первый выход которого подключен к второму входу блока сравнени , первый выход которого подключен к первому входу блока правлени , второй вход которого соеинён с первым выходбм первого блока пам ти контролирующих тестов и талонных реакций и с вторым входом коммутатора, третий вход и второй выход которого подключены соответственно к выходу-входу провер емого бъекта, второй выход первого блоа пам ти контролирующих тестов и талонных реакций подключен к третьеу входу блока сравнени , вход и торой выход блока ввода подключены
соответственно к четвертому выходу и к третьему входу блока управлени , введены блок анализа места неисправности , второй блок пам ти эта5 трнной неисправности, третий блок пам ти места неисправности, причем третий и четвертый выходы блока ввода подключены соответственно к первым входам второго блока пам ти эталонной неисправности и третьего блока пам ти места неисправности, п тый выход блока управлени подключен к первому входу блока анализа места неисправности, второй вход
5 которого подключен к второму выходу блока сравнени , первый выход блока анализа места неисправности подключен к второму входу третьего блока пам ти места неисправности, выход которого подключен к входу индикатора , второй выход и третий вход второго блока пам ти места неисправности подключены соответственно к третьему входу и второму выходу блока анализа места неисправности. Кроме того, блок управлени содержит клавиатуру, п ть счетчиков, генератор тактовых импульсов, двенадцать элементов И, четыре триггера, шесть элементов ИЛИ, элемент НЕ, формирователь одиночных импульсов, сумматор, четыре регистра, причем первый выход клавиатуры подключен к первым входам первого и второго элементов ИЛИ, второй вход которого вл етс первым входом блока управлени и подключен к второму входу первого элемента ИЛИ, выход которого подключен к первому входу первого триггера, второй вход которого соединен с выходом третьего элемента ИЛИ, первый вход которого подключен к второму выходу клавиатуры и к первым входам первого-, второго, третьего , четвертого регистров, четвертого . и п того элементов ИЛИ, второго и третьего триггеров, первого и второго счетчиков,выходы которых подключены соответственно к первому и второму входам первого элемент И, причем выход первого счетчика вл етс п тым выходом блока управлени , выход элемента И вл етс первым выходом блока управлени , выход тактового генератора подключен к первым
входам второго, третьего, четвертого , п того, шестого, седьмого, восьмого , дев того, дес того и одиннадцатого элементов И, третьего и четвертого счетчиков и вл етс вторым выходом блока управлени , выходы вто рого, третьего, четвертого и п того элементов И подключены соответственно к вторым входам первого, второго , третьего и четвертого счетчиков, третий выход клавиатуры подключен к третьим входам первого и второго счетчиков, выходы первого, второго, третьего и четвертого триггеров подключены соответственно к вторым входам второго, третьего, п того, четвертого элементов И, четвертый выход клавиатуры вл етс третьим ходби блока управлени , п тый выход клавиатуры подключен к вторым входам первого и второго регистров, выходы кotopыx подключены cooTBetственно к вторым входам дес того к одиннадцатого элементов И, третьи входы (вторых соединены между собой и вл ютс вторым блока управлени , выход дес того элемента И подключён к вторым входам дев того элeмeнta И и третьего триггера, к первым йходам двенадцатого элемента И и четвертого.триггера, выход одиннадцатого элемента И подключен к вто рому входу четвертого элемента ИЛИ, к второму и третьему входам п того элементу ИЛИ, к выходу формировате . л одинЪчных импульсов и вл етс п тым выходом блока управлени , шестой выход клавиатуры подключен к вторым входам третьего и четвертой го регистров, третьи входы которых подключены соответственно к выходам восьмого и дев того элементов И, а выходы - соответственно к первому и второму входу шестого элемента ИЛИ, выход которого подключен к первому входу сумматора, второй вход которого подключен к выходу четвертого эле мента ИЛИ, третий и четвертый входы сумматора подключены соответственно к выходам шестого и седьмого элементов И, первый вход которого подключен к первому выходу п того счетчика и к входам элемента НЕ, к третьим входам четвертого и п того элементов И, к второму входу аестого элемента И, к третьим входам восьмого и дев того элементов И, выход п того эле мента ИЛИ подключен к третьим входам третьего и четвертого счетчиков и к первому входу п того счетчика, второй выход которого подключен к входу формировател одиночных импулы сов, выход элемента НЕ подключен к 5 второму входу двенадцатого элемента И, выход которого соединен с втог рыми входами второго триггера и третьего элемента ИЛИ, выход второго элемента ИЛИ подключен к второму входу четвертого триггера, второй вход п того счетчика подключен к третьим входам седьмого и восьмого элементов И и вл етс первым входом блока управлени , выход третьего счетчика подключен к третьему и чет вертому входам соответственно перво го и седьмого элементов И и вл етс п тым выходом блока управлени , выход четвертого счетчика подключен к четвертому входу первого элемента И, выход сумматора подключен к четвертым входам третьего и четвертого счетчиков, вход и седьмой виход клави атуры вл ютс соответственно третьим входом и четвертым выходом блока управлени . Кроме того, блокоанализа места неисправностисодержит регистр, два элемента И, счетчик, триггер, элемент задержки, сумматор, схему сравнени , причем выход регистра подключен к первому входу схемы сравнени , первый выход которой подключен к пер вому входу первого элемента И, выход которого вл етс первым- блока анализа, первый и второй входы сумматора, а также третий его вход, соединенный с входом элемента задержки вл ютс первым входом блока анализа, выход сумматора подключен к первому входу счетчика , второй вход которого подключен к выходу второго элемента И, первый вход.которого вл етс входом, блока анализа и подключен к второму входу схемы сравнени , второй выход которого подключен к первому входу триггера, второй вход которого подключен к выходу элемента аадержки, а выход - к второму входу второго элемента И, вход регистра вл етс вторым входом блока анализа места неисправности, выход счетчика соединен с вторым, входом первого элемента И и вл етс вторым выходом блока анализа места неисправности, третий вход схемы сравнени вл етс третьим входом блока анализа места неисправности. На фиг. 1 представлена структурна схема устройства; на фиг.2 структурна схема блока 5 управлени ; на фиг. 3 то же, блока 7 ана лиза места неисправности. Устройство состоит из блока 1 вв да, блока 2 пам ти контролирующих тестов и эталонных реакций, коммута тора 3, блока сравнени , блока 5 управлени , блока 6 пам ти эталона неисправности, блока 7 анализа места неисправности, блока 8 пам ти ме та неисправности. Блок 5 управлени состоит из логического элемента И 9, счетчика 10 адресов контролирующих тестов, счет чика 11 адресов эталонных реакций, счетчика 12 адресов диагностических тестов, счетчика 13 адресов эта лонных реакций на диагностические т ты, логических элементов И 14-17, генератора 18 тактовых импульсов, триггера t9, триггера 20, триггера 21, триггера 22, логических элементов ИЛИ 23 и 24, логического элемента И 25, логического элемента НЕ 2б, формировател 27 одиночных импу сов, логических элементов И 28 и 29 сумматора 30, счетчика 31, логических элементов ИЛИ 32-34, логических элементов И 35 36, клавиатуры 37, элементов 38 и 39 сравнени , логического элемента ИЛИ 40, регист ра 41, регистра 42, регистра 3 регистра 44. Блок 7 анализа места неисправности состоит из логического элемента И 45, схемы 46 сравнени , регистра 47, счетчика 48, логического элемента И 49, триггера 50, элемента 51 задержки, сумматора 52. Блок 1 ввода предназначен дл ввода с носител (перфолента, магни на лента и т.д.) информации, необходимой дл анализа схем. Блок 2 пам ти состоит из запоминающих элементов, предназначенных д хранени и выдачи на провер емый объект контролирующих и диагностических тестов, а также эталонных значений реакций объекта на эти тесты. Коммутатор 3 представл ет собой набор ключей на базе логических элементов И, обеспечивающий обмен информацией между контролируемым объектом и соответствующими блоками предлагаемого устройства по сигналам из блока управлени . Блок 4 сравнени представл ет собой логическую схему совпадени , ,назначение которой состоит в вы влении факта совпадени или несовпадени реакции на тест, пришедший из контролируемого устройства, и ее эталонного значени , полученного из блока 2 пам ти. Блок 5 управлени вырабатывает управл ющие сигналы и синхронизирует работу всего устройства в зависимости от сигналов, поступающих на него из блока 1 ввода, блока 4 сравнени и блока 2 пам ти. Блок 6 пам ти состоит из запомина ющих элементов, предназначенных дл хранени и выдачи эталонов несравнений , которым соответствует информаци о местах неисправностей, выдаваема на индикатор. Блок 7 анализа предназначен дл анализа результатов, поступающих из блока 4 сравнени , и формировани сигналов управлени на блоки 6 и 8 пам ти с целью выдачи на индикатор :информации о месте неисправности . Блок 8 пам ти состоит из запоминающих элементов, предназначенных дл хранени и выдачи на индикатор информации о местах неисправностей. Устройство работает следующим образом. По команде с блока 5 управлени из блока 1 ввода в блоки 2, 6 и 8 пам ти поступают контролирующие и диагностические тесты, эталоны несравнений , а также информаци о местах неисправностей. По сигналу из блока 5 управлени первый контролирующий тест из блока 2 пам ти поступает через коммутатор 3 на входы провер емого объекта. Реакци на тест через коммутатор 3 поступает на первый вход блока 4 сравнени , а на второй аход - эталонное значение реакции иа данный тест из блока 2 пам ти. В случае сравнени из блока 4 сравнени в блок 5 управлени выдаетс сигнал о необходимости выдачи на провер емый объект следующего контролируюи его теста. В случае несравнени реакции на тест с ее эталонным значением код несравнени поступает в блок 3 управлени , где осуществл етс формирование адресов диагностических тестов. Необходимый диагностический тест через коммутатор 3 поступает на входы провер емого объекта, а эталонное значение реакции на него - на входы блока Ц сравнени . Результат сравнени посту пает в блок 5 управлени . В случае (сравнени производитс выдача следу ющего диагностического теста. В про тивном случае осуществл етс локализаци места неисправности, дл чего код несравнени поступает в бло 7 анализа, где провер етс его соответствие одному из эталонов несравне ни . Информаци о месте неисправност соответствующа этому эталону, из блока 8 пам ти поступает на индикато Информаци выдаетс в удобном дл чтени виде и не требует дальнейших уточнений по таблице или словарю неисправностей . Блок 5 управлени и блок 7 анализа работают следующим образом. После ввода информации с блока ввода в блоки пам ти устройства кноп кой Сброс клавиатуры осуществл етс сброс всех элементов пам ти блока управлени . Затем при помощи органов управлени клавиатуры осуществл етс установка в соответствующих счетчиках начальных адресов массивов контролирующих и диагностических тес тов и эталонов реакций контролируемых объектов на тесты, а также приз наков конца теста реакции) и конца диагностической тестовой последовательности . На коммутатор 3 поступает команда на коммутацию необходимых входных и выходных цепей провер емого объекта. Кроме того, осуществл ет с запись в соответствующие регистры условных начальных адресов массивов диагностических тестов и эталонных реакций на них, также размещенных в блоке пам ти. После этого кнопкой Пуск осуществл етс запуск устройства . Триггер 19 устанавливаетс в 1 и первый импульс с генератора 18 тактовых импульсов (ГТИ) поступает в счетчик 10 адреса контролирующих тестов. Адрес первого слова теста поступает в блок 2 пам ти, откуда первое слово теста выдаетс в контролируемый объект. По импульсам ГТИ счетчик 10 адреса контролирующих тестов осуществл ет последовательную выдачу всех слов перврго теста в контролируемый объект. Одновременно элемент 38 сравнени ёлока 5 управлени осуществл ет сравнение всех выдаваемых из блока 2 пам ти 5 слов теста с признаком конца теста, записанного в регистре 1. При сравнении указанных величин триггер 19 устанавливаетс в О, и формирование счетчиком 10 адресов тестов прекращаетс . Одновременно в 1 устанавливаетс счетный триггер 20. Счетчик 11 адресов эталонных реакций начинает формировать адреса слов эталона реакции на выдаваемый устройством тест. Эталон реакции поступает в блок k сравнени , где осуществл етс сравнение эталона с поступающей из контролируемого объекта реакцией . В случае положительного .результата сигналом Сравнение, поступающим из блока 4 сравнени , триггер 19 оп ть устанавливаетс в 1, и начинаетс формирование адресов следующего теста аналогично описанному выше. При отрицательном результате сравнени сигнал Несравнение поступает в счетчик 31. Сигналом с выхода первого разр да счетчика триггеры 19 и 20 устанавливаютс в О, и формирование адресов контролирующих тестов прекращаетс . Код последнего слова , непрошедшего теста, поступает сумматор 30, где складываетс с условным начальный адревом диагностической последовательности тестов на непрошедший контролируемый тест. Таким образом, формируетс адрес первого слова первого диагностического теста данной последовательности, который записываетСП в счетчик 12. Аналогично формируемс адрес первого слова эталона реакции колгролируемсго объекта, который поступает в счетчик 13. Далее осуществл етс формирование адресов диагностических тестов и эталонов реакций на них счетчиками 12 и 13 анаг.сгично описанному выше дл контролируемых тестов счетчиками 10 и 1t. Если все реакции контролируемого объекта в данном цикле контрол диагностическими тестами окажутс равными эталонам, то така ситуаци расцениваетс как сбой в цикле контрол объекта контролирующим тестом. По признаку конца диагностической тестовой последовательности осуществл етс сброс счетчиков 12 и 13 и продолжаетс формирование счетчиками 10 и 11 адресов очередных контролирующих тестов и реакций на них соответственно. В случае обнаружени блоком k срав нени несравнени реакции контролируемого объекта на диагностический тест с ее эталоном на блок 5 управлени поступает второй сигнал Несравнение, Счетчик 31 по выходу своего второго разр да при помощи формировател 27 одиночных импульсов формирует сигнал сброса счетчиков 10-13 и 31 и сумматора 30. Кроме того, этот сигнал BMecте с кодами адреса непрошедшего контг ропирующего и адреса непрошедшего диагностического тестов из счетчиков 10 и 12 соответственно, а также кодом несравнени из блока сравнени поступает в блок 7 анализа. Код несравнени .записываетс в регистр kj, а коды адресов тестов поступают в сумматор 52, который формирует начальный адрес массива эталонов несравнений данного диагностического теста, записанного в блоке 6 пам ти несравнений. Сформированный сумматором 52 адрес записываетс в счетчик kB, который по тактовым импульсам (ТИ) из блока 5 управлени формирует адреса эталонов несравнений, которые начинают последо вательно поступать из блока 6 пам ти на схему «б сравнени , где сравнивают с с кодом несравнени , записанным в регистре 7. После каждого отрицатель ного результата сравнени счетчик k8 . формирует адрес очередного эталона. В случае положительного результата сравнени сформированный счетчиком (З адрес поступает в блок 8 пам ти.Записанный по этому адресу код места неисправности поступает на индикатор, где отображаетс в виде, удобном дл оператора, наименование неисправного элемента или условное наименование места неисправности контролируемого объекта. Таким образом, в результате применени предлагаемого устройства врем поиска места неисправности уменьшает с в -6 раз по сравнению с прототипом за счет того, что осуществл етс модификаци последовательности контрольных тестов определенной части объекта, в реакции которой обнаружена
ошибка, а также автоматический поиск места неисправноеги и его отображение в удобного дл оператора виде.
Claims (3)
- соответственно к третьему входу и второму выходу блока анализа места неисправности. 5 Формула изобретени Устройство дл контрол и диагностики дискретных объектов, содержащее блок ввода, первый блок пам ти контролирующих тестов и эталонных реакций коммутатор, блок сравнени , блок управлени , причем первый выход блока вво- i да соединен с информационным входом первого блока пам ти контролирующих VecTOB и эталонных реакций, управл ющий вход которого подключен к первому выходу блока управлени , второй и третий выходы которого подключены соответственно к первым входам блока сравнени и коммутатора, первый выход которого подключен к второму входу блока сравнени , первый выход которого подключен к первому входу блока управлени , второй вход которого соединен с первым выХодом первого блока пам ти контролиру| их тестов и эталонных реакций и с вторым входом коммутатора, третий вход и второй выход которого подключены соответственно к выходу-входу провер емого объекта, второй выход первого блока пам ти контролирующих тестов и эталонных реакций подключен к третьему входу блока сравнени ,вход и второй выход блока ввода подключены соответственно к четвертому выходу и третьему входу блока управлени , отличающеес тем, что, с целью повышени быстродействи в него введены блок анализа места неисправности,второй блок пам ти эталонной неисправности, третий блок пам ти места неисправности, причем третий и четвертый выходы блока ввода подключены соответственно к первым входам второго блока пам ти эталонной неисправности -и третьего блока пам ти места неисправности, п тый выход блока управлени подключен к первому входу блока анализа места неисправности, второй вход которого подключен к второму выходу блока сравнени , первый выход блока анализа места неисправности подключен к второму входу третьего блока пам ти места неисправности, выход которого подключен к входу индикатора, второй выход и третий вход второго блока пам ти места неисправности подключены
- 2. Устройство по П.1, о т л и чающеес тем, что блок управлени седержит клавиатуру, п ть счетчиков, генератор тактовых импуль сов, двенадцать элементов И, четыре триггера, шесть элементов ИЛИ, элемент НЕ, формирователь одиночных импульсов, сумматор, четыре регистр причем первый выход клавиатуры подключен к первым входам первого и вто рого элементов ИЛИ, второй вход которого вл етс первым входом блока управлени и подключен к второму вхо ду первого элемента ИЛИ, выход котор го подключен к первому входу первого триггера, второй вход которого соединен с выходом третьего элемента ИЛИ, первый вход которого подключен к второму выходу клавиатуры и к первым- входам первого, второго, третьего , четвертого регистров, четвертого и п того элементов ИЛИ, второго и третьего триггеров, первого и второго счетчиков, выходы которых подключены соответственно к первому и второму входам первого элемента И, причем выход первого счетчика вл етс п тым выходом блока управлени , выход первого элемента И вл етс пе вым выходом блока управлени , выход тактового генератора подключен к пер вым входам второго, третьего, четвер того, . п того, шестого, седьмого, восьмого , дев того, дес того и одиннадцатого элементов И, третьего и четвертого счетчиков и вл етс вторым выходом блока управлени , выходы второго третьего, четвертого и п то го элементов И подключены соответственно к вторым входам первого, второго, третьего и четвертого счетч ков, третий выход клавиатуры подключен к третьим входам первого и второго счетчиков, выходы первого, второго, третьего и четвертого триггеров подключены соответственно к вторым входам второго, третьего, п того, четвертого элементов И, четвертый выход клавиатуры вл етс третьим выходом блока управлени , п тый выход клавиатуры подключен к вторым входам первого и второго регистров , выходы которых подключены соответственно к вторым входам дес того и одиннадцатого элементов И, третьи входы которых соединены между собой и вл ютс вторым входом блока управлени , выход дес того эле мента И подключен к вторым входам 9 lif дев того элемента И и третьего триггера , к первым входам двенадцатого элемента И и четвертого триггера, выход одиннадцатого элемента И подключен к второму входу четвертого элемента ИЛИ, к второму и третьему входам п того элемента ИЛИ, к выходу формировател одиночных импульсов и вл етс п тым выходом блока управлени , шестой выход клавиатуры подключен к вторым входам третьего и четвертого регистров, третьи входы которых подключены соответственно к выходам восьмого и дев того элементов и, а выходы - соответственно к первому и второму входу шестого элемента ИЛИ, выход которого подключен к первому входу сумматора, второй вход которого подключен к выходу четвертого элемента ИЛИ третий ui четвертый входы сумматора подключены соответственно к выходам шестого и седьмого элементов И, первый вход которого подключен к первому выходу п того счетчика и к входам элемента НЕ, к третьим входам четвертого и п того элементов И, к второму входу шестого элемента И, к третьим входам восьмого и дев того элементов И, выход п того элемента ИЛИ подключен к третьим входам третьегои четвертого счетчиков и к первому входу п того счетчика, второй выход которого подключен к входу формировател одиномных импульсов, выход элемента НЕ подключен к второму входу двенадцатого элемента И, выход которого соединен с вторыми входами второго триггера и третьего элемента ИЛИ, Выход второго элемента ИЛИ подключён к второму входу четвертого триггера, второй вход п того счетчика подключен к третьим входам седьмого и восьмого элементов И и вл етс пер .вым входом блока управлени , выход третьего счетчика подключен к третьему и четвертому входам соответственно первого и седьмого элементов И и вл етс п тым выходом блока упргвлени , выход четвертого счетчика подключен к четвертому входу первого элемента И, выход сумматора под-j ключен к четвертым входам третьего и четвертого счетчиков, вход и сеДьсой выход клавиатуры вл ютс соответственно третьим входом и четг; вертым выходом блока управлени .
- 3. Устройство по п.1, о т л и ч аю щ е е с тем, что блок анализа места неисправности содержит регистр два элемента И, счетчик, триггер, элемент задержки, сумматор, схему сравнени , причем выход регистра подключен к первому входу схемы сравнени , первый выход которой подключен к первому входу первого элемента И, выход которого вл етс первым выходом блока анализа, первый и второй входы сумматора, а также третий его вход, соединенный с входом элемента задержки, вл ютс первым входом блока анализа, выход сумматора подключен к первому входу сметчика, второй вход которого подключен к выходу второго элемента И, первый вход которого вл етс входом блока анализа и подключен к второму входу схемы сравнени , второй выход котороjo подключен к первому входу три1- гера, второй вход которого подключен к выходу элемента задержки, а выход - к второму входу второго элемента И, вход регистра вл етс вторым входом блока анализа места неисправности , выход счетчика соединен с вторым входом первого элемента И и вл етс вторым выходом блока анализа места неисправности, третий вход схемы сравнени вл етс третьим входом блока анализа места неисправности .Источники информации, прин тые во внимание при экспертизе1.Авторское свидетельство СССР № 607218, кл. G Об F 11/00, 1978.2.Авторское свидетельство.СССР .tf 728130, кл. G Об F 11/00, 1980(прототип),Индикатор /КФиг. 1Фиг. 2vфиг.З5
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU803003331A SU942025A1 (ru) | 1980-11-10 | 1980-11-10 | Устройство дл контрол и диагностики дискретных объектов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU803003331A SU942025A1 (ru) | 1980-11-10 | 1980-11-10 | Устройство дл контрол и диагностики дискретных объектов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU942025A1 true SU942025A1 (ru) | 1982-07-07 |
Family
ID=20925741
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU803003331A SU942025A1 (ru) | 1980-11-10 | 1980-11-10 | Устройство дл контрол и диагностики дискретных объектов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU942025A1 (ru) |
-
1980
- 1980-11-10 SU SU803003331A patent/SU942025A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4441074A (en) | Apparatus for signature and/or direct analysis of digital signals used in testing digital electronic circuits | |
SU942025A1 (ru) | Устройство дл контрол и диагностики дискретных объектов | |
US3573445A (en) | Device for programmed check of digital computers | |
SU660053A1 (ru) | Устройство дл контрол микропроцессора | |
SU1262504A1 (ru) | Устройство дл контрол цифровых блоков | |
SU1363213A1 (ru) | Многовходовой сигнатурный анализатор | |
RU1778765C (ru) | Устройство дл проверки монтажа | |
RU1817095C (ru) | Устройство дл контрол клавиатуры | |
SU1037259A1 (ru) | Устройство дл контрол цифровых блоков | |
SU1656540A1 (ru) | Устройство дл тестировани цифровых блоков | |
SU1042065A1 (ru) | Тренажер оператора автоматизированной системы управлени | |
RU8136U1 (ru) | Имитатор ир-60-500 для отладки корабельных цифровых управляющих систем | |
SU1223233A1 (ru) | Устройство дл контрол однотипных логических узлов | |
SU1686447A1 (ru) | Устройство дл контрол клавиатуры | |
SU1092554A1 (ru) | Тренажер оператора автоматизированной системы управлени | |
SU1218386A1 (ru) | Устройство дл контрол схем сравнени | |
SU1166120A1 (ru) | Устройство дл контрол цифровых узлов | |
SU1183972A1 (ru) | Устройство дл имитации отказов дискретной аппаратуры | |
SU728134A1 (ru) | Устройство дл контрол логических схем | |
SU696471A1 (ru) | Устройство дл управлени распределением задач | |
SU830393A1 (ru) | Устройство дл построени минимизи-РОВАННОгО диАгНОСТичЕСКОгО TECTA | |
SU813431A2 (ru) | Устройство дл контрол логическихузлОВ | |
SU762014A1 (ru) | Устройство для диагностики неисправностей цифровых узлов 1 | |
SU584323A1 (ru) | Устройство дл контрол блоков передачи информации | |
SU824178A1 (ru) | Генератор потоков случайных событий |