SU1262504A1 - Устройство дл контрол цифровых блоков - Google Patents

Abstract

Изобретение относитс  к цифровой вычислительной технике, в частности к средствам автоматизации контрол  и поиска неисправностей в устройствах с дискретным характером функционировани . Изобретение позвол ет повысить быстродействие устройства за счет непосредстве П1Ого определени  дешифратором вида неисправности, исключа  тем самым процесс последовательного сравнени  сообщени  об ошибке с каждым элементом словар  неисправностей. Блок задани  режимов задает режимы работы устройства, производит предустановку счетчиков номеров программ, подпрограмм и команд дл  произвольного выбора одного из контролируемых объектов и соответствуюших ему тестовых комбинаций стимулов и эталонов, которые генерируютс  реализованными на программируемых посто нных запоминаюш их устройствах блоками пам ти стимулов и эталонов. Второй блок сравнени  провер ет достоверность тестовых комбинаций и при вы влении ошибки выдает сигнал «Отказ пам ти в блок управлени , вид отказа индицируетс  в блоке индикации. Коммутатор подключает тестовые комбинации с блока пам ти стимулов на входы требуемого цифрового объекта, а отзывы с его выходов подключает на вход первого блока сравнени . При вы влении несовпадени  отзыва с соответствующим ему эталоном первый блок сравнени  выдает сигнал «Ошибка сравнени  блоку управлени , а результат сравнени  дешифратору. Последний представл ет собой программируемую логичес ( кую матрицу, запрограммированную таким образом, что каждой кодовой ко.мбинации, (Л формируемой счетчиками номеров программ, подпрограмм, команд и первым блоком сравнени , на входах дешифратора, соответствует выходное сообщение о номерах неисправных элементов контролируемого объекта, т.е. дешифратор непосредственно определ кэ ет вид неисправности и тем самым исключает процесс последовательного сравнени  о: сообщени  об ошибке с каждым элементом 1чЭ словар  неисправностей, используемый в ОТ устройстве по прототипу. 1 з.п.ф-лы, 2 ил.

Description

Изобретение относится к цифровой вычислительной технике, в частности к средствам автоматизации контроля и поиска неисправностей в устройствах с дискретным характером функционирования.

Целью изобретения является повышение быстродействия контроля.

На фиг. 1 представлена структурная схема устройства для контроля цифровых блоков; на фиг. 2 — функциональная схема блока управления.

Устройство содержит блок 1 задания режимов, блок 2 управления,счетчики номеров программ 3, подпрограмм 4 и команд 5, элемент И 6, дешифратор 7, регистр 8 неисправностей, регистр 9 адреса, блоки 10 и 11 памяти стимулов и эталонов, коммутатор 12, первый 13 блок сравнения и второй 14 блоки сравнения и блок 15 индикации.

Блок управления содержит десятичный счетчик 16, генератор 17 тактовых импульсов, RS-триггеры 18 и 19, D-триггеры 20— 22, элементы И 23—29 и элементы ИЛИ 30—32.

Блок 1 задания режимов представляет собой клавишное устройство, содержащее необходимые кнопки, при нажатии которых инициируются сигналы, поступающие в’ блок 2 управления, а также на счетчики номеров команд 5, подпрограмм 4 и программ 3.

Счетчики номеров команд 5, подпрограмм 4 и программ 3 представляют собой двоичные счетчики с предустановкой, реализованные, например, на ИМС серии К 155.

Дешифратор 7 представляет собой программируемую логическую матрицу, запрограммированную таким образом, что каждой входной кодовой комбинации, формируемой счетчиками номеров программ 3, подпрограмм 4, команд 5 и блоком 13 сравнения, соответствует выходное сообщение о номерах неисправных элементов контролируемого объекта.

Регистр адреса представляет собой схему, которая из входных кодов счетчиков

3—5 формирует адрес для блоков памяти стимулов и эталонов. Он может быть реализован на ИМС серии К 155, например К 155 ТМ8.

Блок задания режимов посредством команд «Сброс», «Пуск», «Стоп», «Цикл» через блок 2 управления позволяет задавать режимы работы устройства, производить предустановку счетчиков номеров программ 3, подпрограмм 4 и команд 5 для произвольного выбора одного, из совокупности контролируемых, объекта и соответствующей ему тестовой комбинации стимулов и эталонов. Счетчики номеров программ 3, подпрограмм 4 и команд 5 представляет собой двоичные счетчики с предустановкой и служат для формирования с помощью регистра 9 двоичных адресов выборок тестовых комбинаций стимулов и эталонов из блоков памя ти стимулов 10 и эталонов 11. Блоки памяти стимулов 10 и эталонов 11 реализованы на программируемых постоянных запоминающих устройствах и предназначены для генерации тестовых комбинаций стимулов и эталонов. Организационная структура блоков памяти стимулов 10 и эталонов 11 идентична. Каждый из них разбит на сегменты. Количество сегментов и доступ к каждому из них определяется счетчиком 3 номера программы. Сегмент в свою очередь состоит из страниц, количество и доступ к которым определяется счетчиком 4 номера подпрограмм, а страницы в свою очередь делятся на совокупность тестовых записей, количество и доступ к которым задается счетчиком 5 номера команд. Для каждого проверяемого цифрового объекта пишется одна или несколько программ контроля, разбитых на подпрограммы проверки функциональных узлов данного цифрового объекта. Физически каждой программе контроля цифрового блока соответствует сегмент тестовых записей в блоках памяти стимулов 10 и эталонов И.

Блок 14 сравнения осуществляет проверку достоверности тестовых комбинаций, выдаваемых блоками 10 и И памяти стимулов и эталонов. При выявлении ошибки блок 14 сравнения выдает сигнал «Отказ памяти» в блок 2 управления, а вид отказа индицирует в блоке 15 индикации. Коммутатор 12 предназначен для коммутации тестовых комбинаций блока 10 памяти стимулов на входы требуемого цифрового объекта и передачи с его выходов отзывов на вход блока 13 сравнения. Работой коммутатора 12 управляет счетчик 3 номера программ. Блок 13 сравнения производит сравнение отзывов с соответствующими им эталонами, поступающими из блока 11 памяти эталонов. При выявлении несовпадения отзыва с соответствующим ему эталоном блок 13 сравнения выдает сигнал «Ошибка сравнения» блоку 2 управления, а результат сравнения — дешифратору 7. Последний представляет собой программируемую логическую матрицу, запрограммируемую таким образом, что каждой кодовой комбинации, формируемой счетчиками номера программы 3, подпрограммы 4, команды 5 и блоком 13 сравнения на входах дешифратора 7, соответствует сообщение о номерах неисправных элементов контролируемого объекта на выходах дешифратора 7. Таким образом, по сообщению об ошибке дешифратора 7 осуществляется непосредственное определение вида неисправности и тем самым исключается процесс последовательного сравнения сообщения об ошибке с каждым элементом словаря неисправностей, используемый в известном устройстве.

Сообщение о номерах неисправных элементов передается в регистр 8 неисправнос тей. Он представляет собой стековый регистр и предназначен для накопления сообщений о номерах неисправных элементов во всех контролируемых объектах с целью последующей визуализации их блоком 15 индикации. Элемент И 6 осуществляет контроль за состоянием счетчиков программ 3, подпрограмм 4 и команд 5. При выявлении состояния счетчиков, соответствующего завершению выполнения последней программы, элемент И 6 выдает в блок 2 управления сигнал «Конец контроля» цифровых объектов. Блок 2 управления осуществляет управление и синхронизацию работы всех составных элементов устройства для контроля цифровых блоков. Он принимает из блока 1 команды о режиме работы, из блока 13 сравнения — сигнал «Ошибка сравнения», из блока 14 сравнения — сигнал «Отказ памяти», из элемента И 6 — сигнал «Конец контроля» цифровых объектов и выдает тактовые импульсы для счетчика 5 команд, управляющие сигналы «Разрешение индексного регистра», «Сравнение», «Дешифрация неисправности», «Запись неисправных элементов».

Устройство работает следующим образом.

С блока 1 в блок 2 управления поступает команда «Сброс», осуществляющая установку в исходное состояние всех элементов устройства. При этом счетчики номеров программ 3, подпрограмм 4 и команд 5 обнуляются.

Если необходимо произвести проверку не по всем программам, а по какой-то наперед заданной, то производится предварительная запись ее номера с блока 1 в счетчики 3—5. Затем с блока 1 в блок 2 управления подается команда «Пуск» устройства в работу. Блок 2 управления выдает сигнал разрешения регистру 9, адрес и двоичный адрес, сформированный из выходных' кодов счетчиков 3—5, поступает на шины адреса блоков 10 и 11 памяти стимулов эталонов. Считанные по данному адресу стимулы поступают в коммутатор 12, а эталоны — в блок 13 сравнения. При этом блок 14 сравнения производит проверку достоверности считанных стимула и эталона, а в случае выявления ошибки выдает блоку 2 управления сигнал «Отказ памяти». Блок 2 управления прерывает заданный режим работы и выходит на останов, а блок 15 индикации производит индикацию вида отказа памяти. Если считанные стимул и эталон верны, то заданный режим работы не прерывается. Стимул через коммутатор 12 подается на входы контролируемого объекта, а полученный в результате на выходных контактах отзыв подается через коммутатор 12 на вход блока 13 сравнения. По сигналу «Сравнение» блока 2 управления в блоке 13 сравнения производится сравнение получен ного отзыва с соответствующим ему эталоном.

Если отзыв и эталон совпадают, что свидетельствует о правильной отработке стимула контролируемым объектом, то блок 2 управления увеличивает на единицу содержимое счетчика 5 номера команд. Производится считывание из блоков 10 и-11 памяти очередной тестовой комбинации и проверка на отработку ее в контролируемом объекте. Если она отработалась верно, то опять изменяется содержимое счетчика 5 номера команд. Этот процесс будет продолжаться до выполнения последней команды данной подпрограммы. Затем произойдет переход на новую подпрограмму (увеличится на единицу содержимое счетчика 4 номера подпрограмм и обнулится счетчик 5 номера команд и повторится командный цикл проверок). При переборе таким образом всех подпрограмм произойдет переход к исполнению новой программы (увеличится на единицу содержимое счетчика 3 .номера программ и обнулятся счетчики 4 и 5 номеров подпрограмм и команд). При этом коммутатор 12 произведет подключение, если требуется, нового контролируемого объекта. Процесс будет длиться до завершения отработки всех программ и выдачи элементом И 6 блоку 2 управления сигнала «Конец контроля». По этому сигналу блок 2 управления переводит устройство в режим останова, а блок 15 индикации производит индикацию списка проверенных цифровых объектов с указанием годности каждого из них.

Если в ходе контроля произойдет несовпадение какого-либо отзыва и эталона, то блок 13 сравнения выдает сигнал «Ошибка сравнения» блоку 2 управления, а результат сравнения — сообщение об ошибке — дешифратору 7. При этом блок 2 управления переведет устройство в режим прерывания и выдает сигнал «Дешифрация неисправности» дешифратору 7 для определения вида неисправности, т.е. номеров неисправных элементов контролируемого объекта. Номера неисправных элементов записываются в регистр 8 неисправностей с одновременной индикацией в виде номера контролируемого объекта и перечня номеров неисправных элементов в нем блоком 15 индикации. Для продолжения прерванного режима проверок необходимо повторно с блока 1 подать в блок 2 управления команду «Пуск». При необходимости прерывать ход процесса проверок из блока 1 подается команда «Стоп». По команде «Цикл» устройство переходит на режим многократной проверки контролируемого объекта.

Блок управления работает следующим образом.

По команде «Сброс», поступающей с пульта оператора на шестой вход блока управления, приводятся в исходное (нулевое) состояние все триггеры блока, вследствие чего тактовые импульсы с выхода генератора 17 тактовых импульсов не поступают на счетный вход десятичного счетчика 16. По команде «Пуск», поступающей на третий вход блока управления, открывается ^: элемент ИЛИ 31 и тактовые импульсы поступают на счетный вход десятичного счетчика 16.

Импульс с первого выхода последнего заносит в D-триггер 20 значение сигнала 1 «Конец контроля», который поступает на D-вход с четвертого входа блока управления. В случае единичного значения сигнала «Конец контроля», сигнал с выхода триггера 20 пройдет через открытый по первому входу элемент И 28, элементы ИЛИ 30 и 32 и установит RS-триггер 18 в нулевое состояние, прекратив поступление тактовых импульсов на вход десятичного счетчика 16. Этим заканчивается процесс контроля. В случае нулевого значения сигнала «Конец 2 контроля» процесс продолжается дальше, импульс с второго выхода десятичного счетчика 16 проходит через открытый элемент И 23 и поступает на четвертый выход блока управления, формируя сигнал «Разрешение индексного регистра». ²

Импульс с третьего выхода десятичного счетчика .16 заносит в D-триггер 21 значение сигнала «Отказ памяти»; который поступает на D-вход с второго входа блока управления. В случае единичного значения сигнала «Отказ памяти» сигнал с выхода D-триггера 21 пройдет через элемент ИЛИ 32 и установит RS-триггер 18 в нулевое состояние, прекратив поступление тактовых импульсов на вход десятичного счетчика 16. Процесс контроля прерывается до устра- 3 нения неисправности памяти. В случае нулевого значения сигнала «Ошибка памяти» процесс контроля продолжается дальше. Импульс с четвертого выхода десятичного счетчика 16 поступает через открытый элемент И 24 на первый выход блока управле- ⁴ ния, формируя сигнал «Разрешение сравнения».

Импульс с пятого выхода десятичного счетчика 16 заносит в D-триггер 22 значение сигнала «Ошибка сравнения», который ₄ поступает на D-вход с первого входа блока управления. В случае единичного значения сигнала «Ошибка сравнения» сигнал с выхода D-триггера 22 открывает элементы И 25—27. Импульс с шестого выхода десятичного счетчика 16 поступает на третий ί выход блока управления, формируя сигнал «Дешифрации неисправности», импульс с седьмого выхода десятичного счетчика 16 поступает на второй выход блока управления, формируя сигнал «Запись неисправных элементов», импульс с восьмого выхода десятичного счетчика 16 проходит через элементы И 27 и 29, элементы ИЛИ 30 и 32 и устанавливает триггер 18 в нулевое состояние, прекратив поступление тактовых импульсов на счетный вход десятичного счетчика 16. Процесс контроля прерывается. В случае нулевого значения сигнала «Ошибка сравнения» контроль продолжается дальше. Импульс с девятого выхода десятичного счетчика 16 поступает на пятый выход блока управления, формируя сигнал «Такт счетчика команд».

При поступлении на пятый выход блока управления сигнала «Стоп» RS-триггер 18 инверсным выходом закрывает элемент ИЛИ 31 и прекращает прохождение тактовых импульсов на счетный вход десятичного счетчика, тем самым прекращая работу устройства.

Claims (2)

1. Изобретение относитс  к цифровой вычислительной технике, в частности к средствам автоматизации контрол  и поиска неисправностей в устройствах с дискретным характером функционировани . Целью изобретени   вл етс  повышение быстродействи  контрол . На фиг. 1 представлена структурна  схема устройства дл  контрол  цифровых блоков; на фиг. 2 - функциональна  схема блока управлени . Устройство содержит блок 1 задани  режимов , блок 2 управлени ,счетчики номеров программ 3, подпрограмм 4 и команд 5, элемент И 6, дешифратор 7, регистр 8 неисправностей , регистр 9 адреса, блоки 10 и 11 пам ти стимулов и эталонов, коммутатор 12, первый 13 блок сравнени  и второй 14 блоки сравнени  и блок 15 индикации. Блок управлени  содержит дес тичный счетчик 16, генератор 17 тактовых импульсов , RS-триггеры 18 и 19, D-триггеры 20- 22, элементы И 23-29 и элементы ИЛИ 30-32. Блок задани  режимов представл ет собой клавишное устройство, содержащее необходимые кнопки, при нажатии которых инициируютс  сигналы, поступающие в блок 2 управлени , а также на счетчики номеров команд 5, подпрограмм 4 и программ 3. Счетчики номеров команд 5, подпрограмм 4 и программ 3 представл ют собой двоичные счетчики с предустановкой, peaлизованные , например, на ИМС серии К 155. Дешифратор 7 представл ет собой программируемую логическую матрицу, запрограммированную таким образом, что каждой входной кодовой комбинации, формируемой счетчиками номеров программ 3, подпрограмм 4, команд 5 и блоком 13 сравнени , соответствует выходное сообщение о номерах неисправных элементов контролируемого объекта. Регистр адреса представл ет собой схему, котора  из входных кодов счетчиков 3-5 формирует адрес дл  блоков пам ти стимулов и эталонов. Он может быть реализован на ИМС серии К 155, например К 155 ТМ8. Блок задани  режимов посредством команд «Сброс, «Пуск, «Стоп, «Цикл через блок 2 управлени  позвол ет задавать режимы работы устройства, производить предустановку счетчиков номеров программ 3, подпрограмм 4 и команд 5 д.л  произвольного выбора одного, из совокупности контролируемых , объекта и соответствующей ему тестовой комбинации стимулов и эталонов. Счетчики номеров программ 3, подпрограмм 4 и команд 5 представл ет собой двоичные счетчики с предустановкой и служат дл  формировани  с помощью регистра 9 двоичных адресов выборок тестовых комбинаций стимулов и эталонов из блоков пам ти стимулов 10 и эталонов 11. Блоки пам ти стимулов 10 и эталонов 11 реализованы на программируемых посто нных запоминающих устройствах и предназначены дл  генерации тестовых комбинаций стимулов и эталонов. Организационна  структура блоков пам ти стимулов 10 и эталонов 11 идентична . Каждый из них разбит на сегменты. Количество сегментов и доступ к каждому из них определ етс  счетчиком 3 номера программы . Сегмент в свою очередь состоит из страниц, количество и доступ к которым определ етс  счетчиком 4 но.мера подпрограмм, а страницы в свою очередь дел тс  на совокупность тестовых записей, количество и доступ к которым задаетс  счетчиком 5 номера команд. Дл  каждого провер емого цифрового объекта пишетс  одна или несколько программ контрол , разбитых на подпрограммы проверки функциональных узлов данного цифрового объекта. Физически каждой программе контрол  цифрового блока соответствует сегмент тестовых записей в блоках пам ти стимулов 10 и эталонов 11. Блок 14 сравнени  осуществл ет проверку достоверности тестовых комбинаций, выдаваемых блоками 10 и 11 пам ти стимулов и эталонов. При вы влении ошибки блок 14 сравнени  выдает сигнал «Отказ пам ти в блок 2 управлени , а вид отказа индицирует в блоке 15 индикации. Коммутатор 12 предназначен дл  коммутации тестовых комбинаций блока 10 пам ти стимулов на входы требуемого цифрового объекта и передачи с его выходов отзывов на вход блока 13 сравнени . Работой коммутатора 12 управл ет счетчик 3 номера программ. Блок 13 сравнени  производит сравнение отзывов с соответствуюшими им эталонами, поступающими из блока 11 пам ти эталонов. При вы влении несовпадени  отзыва с соответствующи.м ему эталоном блок 13 сравнени  выдает сигнал «Ошибка сравнени  блоку 2 управлени , а результат сравнени  - дешифратору 7. Последний представл ет собой программируемую логическую матрицу, запрограммируемую таким образом, что каждой кодовой комбинации, формируемой счетчиками номера программы 3, подпрограммы 4, команды 5 и блоком 13 сравнени  на входах дешифратора 7, соответствует сообщение о номерах неисправных элементов контролируемого объекта на выходах дещифратора 7. Таким образом, по сообщению об ошибке дешифратора 7 осуществл етс  непосредственное определение вида неисправности и тем самым исключаетс  процесс последовательного сравнени  сообщени  об ощибке с каждым элементом словар  неисправностей , используемый в известном устройстве . Сообщение о номерах неисправных элементов передаетс  в регистр 8 неисправноетей . Он представл ет собой стековый регистр и предназначен дл  накоплени  сообщений о номерах неисправных элементов во всех контролируемых объектах с целью последующей визуализации их блоком 15 индикации . Элемент И 6 осуществл ет контроль за состо нием счетчиков программ 3, подпрограмм 4 и команд 5. При вы влении состо ни  счетчиков, соответствующего завершению выполнени  последней программы, элемент И 6 выдает в блок 2 управлени  сигнал «Конец контрол  цифровых объектов . Блок 2 управлени  осуществл ет управление и синхронизацию работы всех составных элементов устройства дл  контрол  цифровых блоков. Он принимает из блока 1 команды о режиме работы, из блока 13 сравнени  - сигнал «Ошибка сравнени , из блока 14 сравнени  - сигнал «Отказ пам ти , из элемента И 6 - сигнал «Конец контрол  цифровых объектов и выдает тактовые импульсы дл  счетчика 5 команд, управл ющие сигналы «Разрешение индексного регистра, «Сравнение, «Дешифраци  неисправности, «Запись неисправных элементов . Устройство работает следующим образом . С блока 1 в блок 2 управлени  поступает команда «Сброс, осуществл юща  установку в исходное состо ние всех элементов устройства. При этом счетчики номеров программ 3, подпрограмм 4 и команд 5 обнул ютс . Если необходимо произвести проверку не по всем программам, а по какой-то наперед заданной, то производитс  предварительна  запись ее номера с блока 1 в счетчики 3-5. Затем с блока 1 в блок 2 управлени  подаетс  команда «Пуск устройства в работу. Блок 2 управлени  выдает сигнал разрешени  регистру 9, адрес и двоичный адрес, сформированный из выходных кодов счетчиков 3-5, поступает на шины адреса блоков 10 и 11 пам ти стимулов эталонов . Считанные по данному адресу стимулы поступают в коммутатор 12, а эталоны - в блок 13 сравнени . При этом блок 14 сравнени  производит проверку достоверности считанных стимула и эталона, а в случае вы влени  ошибки выдает блоку 2 управлени  сигнал «Отказ пам ти. Блок 2 управлени  прерывает заданный режим работы и выходит на останов, а блок 15 индикации производит индикацию вида отказа пам ти. Если считанные стимул и эталон верны, то заданный режим работы не прерываетс . Стимул через коммутатор 12 подаетс  на входы контролируемого объекта, а полученный в результате на выходных контактах отзыв подаетс  через коммутатор 12 на вход блока 13 сравнени . По сигналу «Сравнение блока 2 управлени  в блоке 13 сравнени  производитс  сравнение полученного отзыва с соответствующи.м ему эталоном . Если отзыв и эталон совпадают, что свидетельствует о правильной отработке стимула контролируемым объектом, то блок 2 управлени  увеличивает на единицу содержимое счетчика 5 номера команд. Производитс  считывание из блоков 10 и-11 пам ти очередной тестовой комбинации и проверка на отработку ее в контролируемом объекте. Если она отработалась верно, то оп ть измен етс  содержимое счетчика 5 номера команд. Этот процесс будет продолжатьс  до выполнени  последней команды данной подпрограммы. Затем произойдет переход на новую подпрограмму (увеличитс  на единицу содержимое счетчика 4 номера подпрограмм и обнулитс  счетчик 5 номера команд и повторитс  командный цикл проверок). При переборе таким образом всех подпрограмм произойдет переход к исполнению новой программы (увеличитс  на единицу содержимое счетчика 3 ломера программ и обнул тс  счетчики 4 и 5 номеров подпрограмм и команд). При этом коммутатор 12 произведет подключение, если требуетс , нового контролируемого объекта . Процесс будет длитьс  до завершени  отработки всех программ и выдачи элементом И 6 блоку 2 управлени  сигнала «Конец контрол . По этому сигналу блок 2 управлени  переводит устройство в режим останова , а блок 15 индикации производит индикацию списка проверенных цифровых объектов с указанием годности каждого из них. Если в ходе контрол  произойдет несовпадение какого-либо отзыва н эталона, то блок 13 сравнени  выдает сигнал «Ошибка сравнени  блоку 2 управлени , а результат сравнени  - сообщение об ошибке - дешифратору 7. При этом блок 2 управлени  переведет устройство в режим прерывани  и выдает сигнал «Дешифраци  неисправности дешифратору 7 дл  определени  вида неисправности, т.е. номеров неисправных элементов контролируемого объекта. Номера неисправных элементов записываютс  в регистр 8 неисправностей с одновременной индикацией в виде номера контролируемого объекта и перечн  номеров неисправных элементов в нем блоком 15 индикации. Дл  продолжени  прерванного режима проверок необходимо повторно с блока 1 подать в блок 2 управлени  команду «Пуск. При необходимости прерывать ход процесса проверок из блока 1 подаетс  команда «Стоп. По команде «Цикл устройство переходит на режим многократной проверки контролируемого объекта. Блок управлени  работает следующим образом. По команде «Сброс, поступающей с пульта оператора на щестой вход блока управлени , привод тс  в исходное (нулевое) состо ние все триггеры блока, вследствие чего тактовые импульсы с выхода генератора 17 тактовых импульсов не поступают на счетный вход дес тичного счетчика 16. По команде «Пуск, поступающей на третий вход блока управлени , открываетс  элемент ИЛИ 31 и тактовые импульсы поступают на счетный вход дес тичйого счетчика 16. Импульс с первого выхода последнего заносит в D-триггер 20 значение сигнала «Конец контрол , который поступает на D-вход с четвертого входа блока управлени . В случае единичного значени  сигнала «Конец контрол , сигнал с выхода триггера 20 пройдет через открытый по первому входу элемент И 28, элементы ИЛИ 30 и 32 и установит RS-триггер 18 в нулевое состо ние , прекратив поступление тактовых импульсов на вход дес тичного счетчика 16. Этим заканчиваетс  процесс контрол . В случае нулевого значени  сигнала «Конец контрол  процесс продолжаетс  дальше, импульс с второго выхода дес тичного счетчика 16 проходит через открытый элемент И 23 и поступает на четвертый выход блока управлени , формиру  сигнал «Разрешение индексного регистра. Импульс с третьего выхода дес тичного счетчика .16 заносит в D-триггер 21 значение сигнала «Отказ пам ти% который поступает на D-вход с второго входа блока управлени . В случае единичного значени  сигнала «Отказ пам ти сигнал с выхода D-триггера 21 пройдет через элемент ИЛИ 32 и установит RS-триггер 18 в нулевое состо ние , прекратив поступление тактовых импульсов на вход дес тичного счетчика 16. Процесс контрол  прерываетс  до устранени  неисправности пам ти. В случае нулевого значени  сигнала «Ошибка пам ти процесс контрол  продолжаетс  дальше. Импульс с четвертого выхода дес тичного счетчика 16 поступает через открытый элемент И 24 на первый выход блока управлени , формиру  сигнал «Разрешение сравнени . Импульс с п того выхода дес тичного счетчика 16 заносит в D-триггер 22 значение сигнала «Ошибка сравнени , который поступает на D-вход с первого входа блока управлени . В случае единичного значени  сигнала «Ошибка сравнени  сигнал с выхода D-триггера 22 открывает элементы И 25-27. Импульс с шестого выхода дес тичного счетчика 16 поступает на третий выход блока управлени , формиру  сигнал «Дешифрации неисправности, импульс с седьмого выхода дес тичного счетчика 16 поступает на второй выход блока управлени , формиру  сигнал «Запись неисправных элементов, импульс с восьмого выхода дес тичного счетчика 16 проходит через элементы И 27 и 29, элементы ИЛИ 30 и 32 и устанавливает триггер 18 в нулевое состо ние , прекратив поступление тактовых импульсов на счетный вход дес тичного счетчика 16. Процесс контрол  прерываетс . В случае нулевого значени  сигнала «Ошибка сравнени  контроль продолжаетс  дальше. Импульс с дев того выхода дес тичного счетчика 16 поступает на п тый выход блока управлени , формиру  сигнал «Такт счетчика команд. При поступлении на п тый выход блока управлени  сигнала «Стоп RS-триггер 18 инверсным выходом закрывает элемент ИЛИ 31 и прекращает прохождение тактовых импульсов на счетный вход дес тичного счетчика, тем самым прекраща  работу устройства . Формула изобретени  Устройство дл  контрол  цифровых блоков , содержащее блок управлени , регистр неисправностей, блок индикации, блок пам ти стимулов, блок пам ти эталонов, два блока сравнени  и коммутатор, причем вход разрешени  записи регистра неисправностей подключен к первому выходу блока управлени , выход регистра неисправностей соединен с информационным входом блока индикации , управл ющий вход которого подключен к выходу неравенства первого блока сравнени  и к первому входу блока управлени , второй вход которого подключен к выходу неравенства второго блока сравнени , первый и второй информационные входы которого подключены соответственно к первому выходу коммутатора и выходу блока пам ти эталонов, вход разрешени  сравнени  второго блока сравнени  подключен к второму выходу блока управлени , первый и второй информационные входы первого блока сравнени  соединены соответственно -с выходами блока пам ти стимулов и блока пам ти эталонов, первый и второй информационные входы коммутатора подключены соответственно к выходам блока пам ти стимулов и контролируемого блока, второй выход коммутатора подключен к входу контролируемого блока, отличающеес  тем, что, с целью повышени  быстродействи  контрол , в устройство введены блок задани  режимов, счетчик номера программы , счетчик номера подпрограммы, счетчик номера команды, дешифратор, регистр адреса , элемент И, причем выходы предварительной установки блока задани  режимов подключены к соответствующим установочным входам счетчиков номера программы, номера подпрограммы и номера команды, счетный вход счетчика номера команды подключен к третьему выходу блока управлени , выход переполнени  счетчика номера команды подключен к счетному входу счетчика номера подпрограммы, выход переполнени  которого соединен со счетным входом счетчика номера программы, информационный выход которого соединен с первыми входами элемента И и дешифратора, информационный выход счетчика номера подпрограммы соединен с вторыми входами элемента И и дешифратора , третьи входы которых подключены к информационному выходу счетчика номера команды, информационные входы регистра адреса подключены к информационным выходам счетчиков номера программы, номера подпрограммы и номера команды, вход разрешени  регистра адреса подключен к четвертому выходу блока управлени , выход регистра адреса подключен к адресным входам блоков пам ти стимулов и эталонов, четвертый и п тый входы дешифратора подключены соответственно к выходу неравенства второго блока сравнени  и п тому выходу блока управлени , третий вход которого подключен к выходу элемента И, выход де|lVJ/j , 14 DDi/i.o/J, J V.II I СД i Л, шифоатора подключен к информационному ц входу регистра неисправностей, выходы «Пуск, «Сброс, «Цикл, и «Стоп блока задани  режимов подключены к четвертому, п тому, шестому, седьмому входам блока управлени  соответственно, информационный выход счетчика номера программы соединен с третьим входом коммутатора.
2. 2. Устройство по п. 1, отличающеес  тем, что блок управлени  содержит генератор тактовых импульсов, дес тичный счетчик, два RS-триггера, три D-триггера, три элемента ИЛИ и семь элементов И, причем D-входы первого, второго и третьего D-триггеров  вл ютс  соответственно первым, вто . . рым и третьим входами блока, четвертый, п тый , шестой и седьмой входы блока подключены соответственно к S-входу первого RSтриггера , первому и второму входам первого элемента ИЛИ, S-входу второго RS-триггера, выход которого соединен с первыми входами первого и второго элементов И, выходы которых подключены к входам второго элемента ИЛИ, выход которого соединен с третьим входом первого элемента ИЛИ, четвертый вход и выход которого подключены соответственно к пр мому выходу первого D-триг ,,.гл. tr r-irvn / (1 ГГ I I -ТПЫ Г гера и R-входу первого RS-триггера, инверсный выход которого соединен с первым входом третьего элемента ИЛИ, второй вход которого соединен с выходом генератора тактовых импульсов, выход третьего элемента ИЛИ подключен к входу дес тичного счетчика , выходы которого с первого по восьмой подключены соответственно к синхровходу третьего D-триггера, первому входу треlJJ ix ,..- -j-- --j1 тьего элемента И, синхровходу второго Dтриггера , первому входу четвертого элемен ,-,л.ч«.т.« т1- 17л- пчг1ЮТГ1ЛТ ГОП/Л Г1Р ЛРНта И, синхровходу второго D-триггера, первым входам п того, шестого и седьмого элементов И, вторые входы которых объединены и подключены к пр мому выходу второго D-триггера, инверсные выходы первого и третьего D-триггеров соединены с вторыми, входами четвертого и третьего элементов И соответственно, пр мой выход третьего Dтриггера соединен с вторым входом первого - гэлемента И, выходы четвертого, шecJoгo, третьего, п того элементов И и дев тый выход дес тичного счетчика  вл ютс  соответственно вторым, первым, четвертым, п тым и третьим выходами блока.