SU1247898A2 - Устройство дл контрол цифровых блоков - Google Patents

Устройство дл контрол цифровых блоков Download PDF

Info

Publication number
SU1247898A2
SU1247898A2 SU853864608A SU3864608A SU1247898A2 SU 1247898 A2 SU1247898 A2 SU 1247898A2 SU 853864608 A SU853864608 A SU 853864608A SU 3864608 A SU3864608 A SU 3864608A SU 1247898 A2 SU1247898 A2 SU 1247898A2
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
trigger
block
unit
Prior art date
Application number
SU853864608A
Other languages
English (en)
Inventor
Юрий Вениаминович Малышенко
Сергей Федорович Михайлов
Сергей Михайлович Орлов
Виталий Иванович Тужилин
Original Assignee
Предприятие П/Я М-5769
Институт Автоматики И Процессов Управления Дальневосточного Научного Центра Ан Ссср
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5769, Институт Автоматики И Процессов Управления Дальневосточного Научного Центра Ан Ссср filed Critical Предприятие П/Я М-5769
Priority to SU853864608A priority Critical patent/SU1247898A2/ru
Application granted granted Critical
Publication of SU1247898A2 publication Critical patent/SU1247898A2/ru

Links

Abstract

Изобретение относитс  к области вьиислительной техники, может быть использовано дл  тестового контрол  цифровых блоков, логических схем и диагностики неисправностей и  вл етс  усовершенствованием устройства по авт.св. № 746553. Целью изобретени   вл етс  повышение достоверности контрол . Поставленна  цель достигаетс  тем, что в известное устройство по авт. св. № 746553 введен блок анализа непредусмотренных неисправностей , содержащий триггер, элемент ИЛИ и элемент И. 1 а.п. ф-лы, 6 ил. (Л с sl 00 со 00

Description

Изобретение относитс  к вычислительной технике, в частности к устойствам тестового контрол  логических схем и диагностики неисправностей , и  вл етс  усовершенствованием известного устройства, описанного в авт. св. № 746553.
Целью изобретени   вл етс  повышение достоверности контрол .
На фиг. 1 представлена функциональна  схема устройства на фиг.2 - функциональна  схема блока анализа непредусмотренных неисправностей; , на фиг. 3 - функциональна  схема блока управлени ; на фиг. 4 - функциональна  схема блока переключени ; на фиг. 5 - функциональна  схема блока сравнени ; на фиг. 6 - функциональна  схема регистра.
1
Устройство (фиг. 1) содержит блок ввода, блок 2 пам ти, коммутатор 3,
блок 4 сравнени , регистр 6, блок 7
блок 5 индикации, управлени , блок 8
переключени , контролируемый блок 9 и блок 10 анализа непредусмотренных неисправностей.
Блок 10 анализа непредусмотренных неисправностей (фиг, 2) содержит тригер 11, элемент ШШ 12, элемент И 13 Блок 7 управлени  (фиг. 3) содержит триггеры 14 - 16, элемент НЕ 17, элементы ИЛИ 18 и 19, элементы И 20-22, счетчик 23 и генератор 24 синхроимпульсов .
Блок 8 переключени  (фиг. 4) содержит счетчик 25, дешифратор 26, элементы И 27, 28, элемент НЕ 29, триггер 30.
Блок 4 сравнени  (фиг, 5) содержит схемы сравнени  31, элемент ИЛИ 32, элемент И 33.
Регистр 6 (фиг. 6) содержит триггеры 34.
Блок 1 ввода предназначен дл  ввода с перфоленты тестовой информации , информации о входных (выходных ) контактах, информации о провер емых неисправност х (перечень провер емых неисправностей), диагностической информации (номера неисправностей , пров-ер емых в каждом тесте) и командной информации.
Блок 2 пам ти предназначен дл  хранени  и выдачи тестовой информации через коммутатор 3 на блок 9. Коммутатор 3 предназначен дл  коммутации внешних контактов блока 9, при этом входные контакты подключаютс  к выходам блока 2 пам ти (к той части, где хран тс  стимулы ), выходные контакты подключаютс  ко входам блока 4 сравнени .
индикации предназначен дл  индикации номера неисправности и непредусмотренной неисправности. В регистре 6 фиксируютс  номера обнаруженных неисправностей . Блок 8 переключени 
переключает диагностическую информацию на нулевые или единичные входы регистра 6.
Блок 10 анализа непредусмотренных неисправностей вырабатывает сигнал
5 1 при наличии в устройстве непредусмотренной неисправности (фиг. 2). Триггер 11 фиксирует факт по влени  низкого потенциала на выходе блока
4сравнени  хот  бы на одном тесто- 0 вом наборе, элемент ИЛИ 12 суммируетсигнал с выходов регистра 6, элемент И 13 формирует сигнал на блок
5индикации.
Устройство работает следующим об- 5 разом.
В исходном состо нии блок 2 пам ти , регистр 6 и триггер 11 по командам с блока 7 установлены в нулевое состо ние (цепи сброса не показаны ) . Вначале после установки триггера 14 блока 7 в единичное состо ние с блока 1 вводитс  информаци  о провер емых неисправност х и по командам с блока 7 с выхода эле- 5 мента ШШ 19 синхронно с вводом через блок 8 записываетс  в регистр 6.Информаци  о провер емых неисправност х  вл етс  перечнем неисправностей , провер емых в блоке 9. Раз- р дность регистра 6 равна максимальному количеству провер емых неисправностей блоков 9. При вводе информации о провер емых неисправнос- -т х каждый разр д регистра 6 уста- 5 навливаетс   в -1, если соответст- вул)ща  ему неисправность провер етс  в данном объекте контрол .После подготовки регистра 6 по командам с блока 7 тестова  информаци  (стимулы 5® и эталоны) записываетс  в блок 2. Стимулы из блока 2 поступают через коммутатор 3 на входы блока 9, а эталоны - на. первые выходы блока 4 сравнени . Управление работой ком- 55 мутатора 3 осуществл етс  по сигналам из блока 7. По результатам сравнени , если контролируемый блок 9 исправен, по вл етс  высокий потенциал на выходе блока 4 сравнени . Если на данном тестовом наборе на выходе контролируемого блока 9 неправильное значение, то на выходе блока 4 сравнени  по вл етс  низкий потенциал. При этом пр мой выход триггера 11 устанавливаетс  в 1 и поддерживаетс  в таком состо нии до конца проверки независимо от последующих значений на выходе блока 4. После подачи на входы блока 9 очередного набора по команде из блока 7 из блока 1 вводитс  диагностическа  информаци , котора  через блок 8 поступает на установку в О разр дов регистра 6. Диагностическа  информаци  представл ет позиционный код, длина которого (разр дность) равна общему количеству провер емых неисправностей . Каждому номеру неисправности из списка неисправностей соответствует один разр д позиционного кода, причем только в разр дах позиционного кода, соответствующих вер емым в данном тесте неисправност м , записаны 1. Каждому тестовому набору соответствует сво  диагностическа  информаци . Если в очередном тесте не обнаружены неисправности (на выходе блока сравнени  - Г ), то разр ды регистра 6, соответствующие коду диагностической информации данного теста, устанавливаютс  в О Сигнал на выходе блока 4 сравнени  разрешает запись диагностической информации в регистр 6, Если в очередном тесте обнаружена, неисправность , то установление в О разр дов регистра 6 не происходит.
После ввода диагностической информации по командам с блока 7 управлени  в блок 2 пам ти вводитс  следующий тест, который поступает затем на входы блока 9, и начинаетс  ввод диагностической информации.
После подачи всех тестовых наборов в регистре 6 будут установлены в 1 разр ды, соответствующие неисправност м , провер емым на всех тех наборах, на которых получены неправильные выходные сигналы контролируемого блока 9. Значени  разр дов регистра 6 суммируютс  на элементе ИЛИ 12. Сигнал с выхода ИЛИ 12 поступает далее на инвертирующий вход элемента И 13. Если, по крайней мере, на одном тестовом наборе получено неправильное значение, а все разр ды регистра 6 установились
Д78984
в О, то на пр мом выходе триггера 11 установитс  1, а на выходе элемента ИЛИ 12 - значение О. Соответственно на выходе элемента И 13 J тогда по вл етс  сигнал 1, свидетельствующий о наличии непредусмотренной неисправности. С выхода элемента И 13 сигнал поступает дл  отображени  в блок 5 индикации. На
(О выходе элемента И 13 будет О, если контролируемый блок 9 исправен (т.е. на пр мом выходе триггера 10 значение О) либо имеет место не- Hcnp feHocTb из заданного списка
)5 (т.е. по крайней мере, один разр д регистра 6 установлен в 1).
Устройство работает поэтапно, в начале работы устанавливаетс  в единичное состо ние триггер 14 блока
20 7, после ввода информации о провер емых неисправност х сигналом Конец ввода из блока 1 через сметчик
23триггер 14 устанавливаетс  в нулевое состо ние, а триггер 15 - в
25 единичное. Тем самым определ етс  начало ввода тестовой информации в блок 2 пам ти. Сигналы с генератора
24в первом случае через элемент И 21 и элемент ИЛИ 19 поступают в блок 8 на счетчик 25, а во втором через элемент И 20 - в блок 4 на элемент И 33, таким обра зом осуществл етс  пошагова  запись информации в регистр бив блок 2. После окончани  ввода тестовой информации сиг налом Конец ввода из блока 1 через счетчик 23 (второй его выход), триггер 15 устанавливаетс  в нулевое состо ние, а триггер 16 в единичное, тем самым определ етс  начало третьего этапа в контроле блока 9. Триггер 16 дает раз1 ешение в коммутатор 3 на выдачу тестовых воздействий из блока 2 в блок 9 и реакций с блока 9 на схему 31 сравнени  блока 4. Одновременно вводитс  диагностичест ка  информаци  из блока 1, котора  поступает на элементы И 28 блока 8. Сигналы с генератора 24 через элемент И 22 и элемент ИЛИ 19 поступа ют на счетчик 25 блока 8, синхронизиру  тем самым работу устройства. Счетчик 25 и дешифратор 26 управл ют записью на регистр 6 информации о провер емых неисправност х и ди55 агностической информации (на еди- ничное и нулевое плечо триггеров соответственно). Триггер 30, элемент И 27,элемент НЕ 29 определ ют направление записи. Вначале триггер 30 находитс  в нулевом состо нии и открыты элементы И 28, определ ющие установку в единичное со сто ние триггеров 34 регистра 6. После записи информации во все разр ды регист- ,ра 6 сигналом переполнени  счетчика 25 триггер 30 устанавливаетс  в единичное состо ние и подготавливаютс  к работе элементы И 28, определ к цие установку в нулевое состо ние триггеров 34 регистра 6.

Claims (2)

1. Устройство дл  контрол  цифровых блоков по авт. св. № 746553,, отличающеес  тем, что., с целью повьшени  достоверности контрол , в устройство введен блок анализа непредусмотренных неисправностей , состо щий из триггера, элемента ИЛИ и элемента И, причем в блоке анализа непредусмотренных неисправностей пр мой выход триггера соединен с пр мым входом элемента И, выход и инверсный вход которого соединены соответственно с дополнительным входом блока индикации и выходом элемента ИЛИ, группа входов которого подключена к выходам регистра , установочньй вход триггера блок анализа непредусмотренных неисправностей подключен к выходу блока сравнени , а вход сброса - к выходу сигнала конца цикла блока управлени  и дополнительному входу сброса регистра.
2. Устройство по п. 1, отличающеес  тем, что блок управлени  содержит два элемента ШШ, выходы которых  вл ютс  соответст- венно первым и п тым выходами блока, три элемента И, генератор синхроимпульсов , три триггера, элемент НЕ, входом соединенный с шиной логичес- ,0 кого О, и счетчик, вход которого  вл етс  первым входом блока, первый , второй и третий входы первого элемента ШШ подключены соответственно к выходам первого, второго и ,5 третьего триггеров, выход генератора синхроимпульсов подключен к первым входам первого, второго и третьего элементов И, вторые входы которых соединены соответственно, с выхода- 20 ми второго, первого и третьего
триггеров, а выходы - соответственно с вторым выходом блока и первым и вторым входами второго элемента ИЛИ, первый вьшод счетчика подключен 25 к входу сброса второго триггера и установочному входу третьего триггера , выход которого  вл етс  четвертым выходом блока, второй выход счетчика подключен к установочному входу второго триггера и входу сброса первого триггера, установочный вход которого соединен через кнопку Пуск с выходом элемента НЕ, третий выход счетчика соединен с входом сброса третьего триггера и выходом сигнала конца цикла блока, выход третьего элемента И  вл етс  третьим выходом блока.
30
35
Фаг. 2 Вёл/ /ti&r. e5ff.S SSff.4
В5л.& ff.e
Фие.д
дбп.г es.i
If36j7.7
От &Л7 (Ри. 6
Фиг.
бл
B.S
SU853864608A 1985-02-28 1985-02-28 Устройство дл контрол цифровых блоков SU1247898A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853864608A SU1247898A2 (ru) 1985-02-28 1985-02-28 Устройство дл контрол цифровых блоков

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853864608A SU1247898A2 (ru) 1985-02-28 1985-02-28 Устройство дл контрол цифровых блоков

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU746553A Addition SU146714A1 (ru) 1961-10-02 1961-10-02 Устройство дл размыва преимущественно перекатов на реках

Publications (1)

Publication Number Publication Date
SU1247898A2 true SU1247898A2 (ru) 1986-07-30

Family

ID=21166050

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853864608A SU1247898A2 (ru) 1985-02-28 1985-02-28 Устройство дл контрол цифровых блоков

Country Status (1)

Country Link
SU (1) SU1247898A2 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 746553, кл. G 06 F 15/46, 1978. *

Similar Documents

Publication Publication Date Title
SU1247898A2 (ru) Устройство дл контрол цифровых блоков
SU1132291A1 (ru) Устройство дл регистрации сигналов неисправности
SU1661768A1 (ru) Устройство дл контрол цифровых блоков
SU868763A1 (ru) Устройство дл контрол логических блоков
SU1553980A1 (ru) Устройство дл контрол логических блоков
SU1020829A1 (ru) Устройство дл контрол логических узлов
SU1100766A1 (ru) Устройство дл индикации отказов в резервированных системах
SU1539783A1 (ru) Устройство дл контрол дискретной аппаратуры с блочной структурой
SU1425682A1 (ru) Устройство дл тестового контрол цифровых узлов
SU1269139A1 (ru) Устройство дл контрол цифровых узлов
SU746553A1 (ru) Устройство дл контрол цифровых блоков
SU1562919A1 (ru) Устройство дл имитации сбоев и неисправностей цифровой вычислительной машины
SU1443166A1 (ru) Счетный элемент с контролем
SU1071979A1 (ru) Устройство дл диагностики цифровых узлов
JPH0297115A (ja) タイマテスト方式
SU1168952A1 (ru) Устройство дл контрол дискретной аппаратуры с блочной структурой
SU1013960A1 (ru) Устройство дл контрол цифровых узлов
SU1399706A1 (ru) Устройство дл контрол и диагностики неисправностей
SU1111168A1 (ru) Устройство дл формировани и регистрации сигналов неисправности
SU1649544A2 (ru) Устройство дл контрол цифровых блоков
SU1734093A1 (ru) Логический анализатор
SU1218386A1 (ru) Устройство дл контрол схем сравнени
SU1674255A2 (ru) Запоминающее устройство
RU2051409C1 (ru) Устройство для контроля считывания информации
SU1120338A1 (ru) Устройство дл контрол цифровых узлов