SU1649544A2 - Устройство дл контрол цифровых блоков - Google Patents

Устройство дл контрол цифровых блоков Download PDF

Info

Publication number
SU1649544A2
SU1649544A2 SU884465821A SU4465821A SU1649544A2 SU 1649544 A2 SU1649544 A2 SU 1649544A2 SU 884465821 A SU884465821 A SU 884465821A SU 4465821 A SU4465821 A SU 4465821A SU 1649544 A2 SU1649544 A2 SU 1649544A2
Authority
SU
USSR - Soviet Union
Prior art keywords
register
unit
faults
block
test
Prior art date
Application number
SU884465821A
Other languages
English (en)
Inventor
Дмитрий Владимирович Сафроненко
Валентина Алексеевна Чепрунова
Александр Васильевич Король
Георгий Петрович Чубатов
Original Assignee
Войсковая часть 60130
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Войсковая часть 60130 filed Critical Войсковая часть 60130
Priority to SU884465821A priority Critical patent/SU1649544A2/ru
Application granted granted Critical
Publication of SU1649544A2 publication Critical patent/SU1649544A2/ru

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

Изобретение относитс  к устройствам тестового контрол  логических схем и диагностики неисправностей и  вл етс  усовершенствованием известного устройства, описанного в авт ев № 746553 Целью изобретени   вл етс  повышение достоверности контрол  за счет исключени  потерь информации о неисправност х в регистре Устройство содержит блок ввода, блок пам ти , коммутатор, блок сравнени , блок индикации , регистр, блок управлени , блок переключени , контролируемый блок, п элементов задержки, п элементов И 1 ил

Description

Изобретение относитс  к устройствам тестового контрол  логических схем и диагностики неисправностей и  вл етс  усовершенствованием известного устройства, описанного в авт .св. № 746553. ,
Целью изобретени   вл етс  повышение достоверности контрол  за счет исключени  потерь информации о неисправност х в регистре.
На чертеже представлена структурна  схема устройства дл  контрол  цифровых блоков.
Устройство содержит блок Л ввода, блок 2 пам ти, коммутатор 3, блок 4 сравнени , блок 5 индикации, регистр 6, блок 7 управлени , блок 8 переключени , контролируемый 9 блок, элементы задержки 10, элементы И 11,
Устройство работает следующим образом .
В исходном состо нии блок 2 пам ти и регистр 6 по командам с блока 7 управлени  установлены в нулевое состо ние (цепи
сброса не показаны) Вначале с блока 1 ввода вводитс  информаци  о провер емых неисправност х и по командам с блока 7 управлени  через блок 8 переключени  записываетс  в регистр 6 Информаци  о провер емых неисправност х  вл етс  перечнем неисправностей, провер емых в контролируемом блоке 9 Разр дность регистра 6 равна максимальному количеству провер емых неисправностей в блоке 9. Регистр 6 может быть выполнен, например, в виде набора RS-триггеров, -количество которых равно максимальном количеству провер емых неисправностей а блоке 9. При этом R-входы триггеров  вл ютс  входами сброса соответствующих разр дов регистра 6. S-входы триггеров  вл ютс  установочными входами соответствующих разр дов регистра 6, а инверсные выходы триггеров  вл ютс  выходами регистра 6. При вводе информации о провер емых неисправност х соответствующие разр ды регистра 6 устанавливаютс  в 1, если соЈ
О
ч ел
hJ
ответствующа  неисправность провер етс  в данном объекте контрол . После подготовки регистра б по командам с блока 7 управлени  тестова  информаци  записываетс  в блок 2 пам ти. Стимулы из блока 2 пам ти поступают через коммутатор 3 на входы контролируемого блока 9, а эталоны - на первые входы блока 4 сравнени , Управление работой коммутатора 3 осуществл етс  из блока 7 управлени .
По результатам сравнени , если контролируемый блок исправен, по вл етс  высокий потенциал на выходе блока 4 сравнени . После подачи на входы блока 9 очередного набора по команде с блока 7 управлени  из блока 1 вводитс  диагностическа  информаци  (номера неисправностей , провер емых в каждом тесте), котора  через блок 8 переключени  и элементы И 11 поступает на установку в О разр дов регистра в. Диагностическа  информаци  представл ет собой позиционный код, длина которого (разр дность) равна общему количеству провер емых неисправностей, причем только в разр дах позиционного кода , соответствующих провер емым в данном тесте неисправност м, записаны 1. Если в очередном тесте не обнаружены неисправности , т.е. на выходе блока 4 сравнени  1, то разр ды регистра б, соответствующие коду диагностической информации данного теста, устанавливаютс  в О. Сигнал на выходе блока 4 сравнени  разрешает запись диагностической информации в регистр 1. Если же в очередном тесте обнаружена неисправность, то установление в О разр дов регистра 6 не происходит. После ввода диагностической информации по командам с блока 7 управлени  в блок 2 пам ти вводитс  следующий тест, который поступает затем на входы блока 9, и начинаетс  ввод диагностической информации.
Рассмотрим работу устройства в ситуации , когда диагностическа  информаци , соответствующа  разным тестам, содержит 1 в некоторых одних и тех же разр дах и тест, в котором не обнаружены неисправности , следует за тестом, в котором были обнаружены неисправности. В этом случае после прохождени  теста, в котором были обнаружены неисправности, работа устройства аналогична рассмотренному выше и в регистр 6 записываетс  1 в соответствующих разр дах. При прохождении затем теста , в котором не было обнаружено неисправностей, разр ды регистра 6, соответствующие коду диагностической информации данного теста, устанавливаютс  в О, за исключением тех разр дов регистра,
в которых Г совпали дл  разных тестов. Запись и стирание информации в регистр 6 происходит следующим образом.
Врем  задержки At элементами 10 выбираетс  исход  из того, чтобы сигнал 1, устанавливающий в О разр ды регистра при отсутствии неисправности, поступил на второй вход соответствующего элемента И 11 и далее на нулевой вход соответствующего разр да регистра 6 до прихода О с инверсного выхода данного разр да на первый вход элемента И 11. В этом случае на обоих входах элемента И 11 будет Г, следовательно и на нулевом входе соответствующего разр да регистра 6 будет 1, т. е. данный разр д будет установлен в О. При обнаружении неисправности установление в О разр дов регистра 6 не происходит., так как на второй вход элементов И 11 не
приходит 1 и на выходе элементов И 11 будет О. При этом дл  последующих тестов на первом входе элементов И 11 дл  разр дов , в которых записана 1, посто нно будет присутствовать О и, следовательно.
если в данном разр де будет 1 в каком-либо последующем тесте, в котором неисправности не обнаружены, то стирани  1 в данном разр де не произойдет, т.е. в регистре 6 сохранитс  информаци  о всех обнаруженных неисправност х.
После прохождени  всех тестов в регистре б устанавливаютс  1 тех разр дов, которые соответствуют неисправност м, провер емым в неисправных тестах, и соответствующие в исправных тестах (исправный считаетс  тест, на котором неисправность не про вл етс , неисправным - в котором неисправность контролируемого блока 9 про вл етс ). Таким образом,
блоком 4 сравнени  фиксируетс  факт наличи  неисправности, а в регистре 6 фиксируютс  номера неисправностей, которые после проверки отображаютс  блоком 5 индикации . Зна  номер неисправности, по
таблице неисправностей наход т номер неисправного элемента и вид неисправности.

Claims (1)

  1. Формула изобретени  Устройство дл  контрол  цифровых блоков по авт.св. № 746553, отличающее- с   тем. что, с целью повышени  достоверности контрол  за счет исключени  потерь информации о неисправност х в регистре, в него введены п элементов задержки и г элементов И, причем выход каждого элемента И соединен с входом сброса соответствующего разр да регистра, выход каждого разр да регистра соединен через соответствующие элементы задержки с первыми входами элементов И, вторые входы
    которых соединены с вторым выходом бло- ключени  соединен с установочными вхо- ка переключени , первый выход блока пере- дами разр дов регистра.
SU884465821A 1988-06-15 1988-06-15 Устройство дл контрол цифровых блоков SU1649544A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884465821A SU1649544A2 (ru) 1988-06-15 1988-06-15 Устройство дл контрол цифровых блоков

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884465821A SU1649544A2 (ru) 1988-06-15 1988-06-15 Устройство дл контрол цифровых блоков

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU746553A Addition SU146714A1 (ru) 1961-10-02 1961-10-02 Устройство дл размыва преимущественно перекатов на реках

Publications (1)

Publication Number Publication Date
SU1649544A2 true SU1649544A2 (ru) 1991-05-15

Family

ID=21392042

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884465821A SU1649544A2 (ru) 1988-06-15 1988-06-15 Устройство дл контрол цифровых блоков

Country Status (1)

Country Link
SU (1) SU1649544A2 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Автооское свидетельство СССР /I 746553, кл. G 06 F 15/46, 1978. *

Similar Documents

Publication Publication Date Title
US4441074A (en) Apparatus for signature and/or direct analysis of digital signals used in testing digital electronic circuits
KR970004077B1 (ko) 메모리의 잔류 결함을 검출하는 방법 및 장치
JPS61500456A (ja) ディジタル信号のスキュ−比較のための調節可能なシステム
EP0573816A2 (en) Data output impedance control
US3712537A (en) Circuit for diagnosing failures in electronic memories
SU1649544A2 (ru) Устройство дл контрол цифровых блоков
JPS5836365B2 (ja) インタ−フエ−スソウチ
US3814920A (en) Employing variable clock rate
RU2540811C2 (ru) Устройство непрерывного контроля многопозиционного релейного коммутатора
US4524449A (en) Safety device
SU746553A1 (ru) Устройство дл контрол цифровых блоков
SU1691842A1 (ru) Устройство тестового контрол
SU960826A1 (ru) Устройство дл контрол цифровых блоков
SU911531A1 (ru) Система дл контрол и диагностики цифровых узлов
US3519804A (en) Ground detection circuitry for computer input contact interfacing system
SU1008745A1 (ru) Устройство дл проверки функциональных блоков
SU1520520A1 (ru) Устройство дл диагностировани группы логических узлов
SU1267424A1 (ru) Устройство дл контрол микропроцессорных программных блоков
SU1737465A1 (ru) Устройство дл функционального контрол интегральных схем
SU1432528A2 (ru) Устройство дл контрол функционировани логических блоков
SU1247898A2 (ru) Устройство дл контрол цифровых блоков
SU1071979A1 (ru) Устройство дл диагностики цифровых узлов
SU498619A1 (ru) Устройство дл контрол цифровых узлов
SU1070562A1 (ru) Устройство дл контрол логических блоков
SU796916A1 (ru) Устройство дл контрол блокапАМ Ти