SU911531A1 - Система дл контрол и диагностики цифровых узлов - Google Patents

Система дл контрол и диагностики цифровых узлов Download PDF

Info

Publication number
SU911531A1
SU911531A1 SU802899981A SU2899981A SU911531A1 SU 911531 A1 SU911531 A1 SU 911531A1 SU 802899981 A SU802899981 A SU 802899981A SU 2899981 A SU2899981 A SU 2899981A SU 911531 A1 SU911531 A1 SU 911531A1
Authority
SU
USSR - Soviet Union
Prior art keywords
group
digital
inputs
node
block
Prior art date
Application number
SU802899981A
Other languages
English (en)
Inventor
Владимир Иванович Фомич
Николай Николаевич Кузьмин
Элья Алтерович Шульман
Олег Фомич Немолочнов
Григорий Львович Голованевский
Сергей Семенович Манойлов
Моисей Наумович Войханский
Original Assignee
Предприятие П/Я В-2129
Ленинградский Институт Точной Механики И Оптики
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2129, Ленинградский Институт Точной Механики И Оптики filed Critical Предприятие П/Я В-2129
Priority to SU802899981A priority Critical patent/SU911531A1/ru
Application granted granted Critical
Publication of SU911531A1 publication Critical patent/SU911531A1/ru

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Description

1
Изобретение относитс  к вычислительной технике и предназначено дл  тестового контрол  и диагностики цифровых узлов радиоэлектронной аппаратуры .
Известны устройства дл  тестового контрол  цифровых узлов, содержащие блоки входных сигналов, эталонных выходных сигналов, сравнени  кодов, ввода программы индикации неисправностей, управлени  (l3«
Недостатком известных устройств  вл етс  мала  глубина диагностики провер емых цифровых узлов.
Наиболее близким решением к предлагаемому  вл етс  устройство дл  контрол  логических схем.
Диагностика неисправностей в этом устройстве производитс  путем сравнени  выходных сигналов диагностируемой схемы с калиброванными уровн ми допустимых значений нулей и единиц. Если тестова  последовательность не может вы вить неисправность
дЬ элемента, на табло записьшаютс  номера подозреваемых элементов, а во второй регистр - информаци  о логических состо ни х этих элементов. Оператор поочередно подключает щуп к указанным элементам. При этом производитс  сравнение выходных сигналов провер емого элемента с эталонными значени ми выходньк сигналов 2.
10
Недостатком известного устрой .ства  вл етс  то, что оно определ ет неисправность типа Брак логического нул  и Брак логической единицы , но при этом не определ ет
15 физическую неисправность, т.е. не дает данных, достаточных дл  исправлени  цифрового узла. Например , неисправность логической 1 может наступить вследствие -пробо 
20 выходного транзистора микросхем, обрыва соединительного проводника, замыкани  проводника на шину питани .
Вьш1еперечисленные устройства не позвол ют определить характер физической неисправности.
Цель изобретени  - повьпаение достоверности контрол  и быстродействи . При этом кажда  неисправность характеризуетс  не однобитным сигналом годен-брак, а цифровым кодом , соответствующим данному виду физической неисправности (цифрова  модель неисправности)„
Поставленна  цель достигаетс  тем, что в систему дл  контрол  и диагностики цифровых узлов, содержацую электронную вычислительную машину, алфавитно-цифровой дисплей , пульт управлени , блок сопр жени , блок управлени , два регистра два блока сравнени , коммутатор, зон вход которого соединен с соотв.етствующим контактом провер емого узла, вхды которого соединены соответственно с выходами коммутатора, входы которого соединены с первой группой выходов первого регистра, втора  группа выходов которого соединена с первой группой входов первого блока сравнени , втора  группа входов которого соединена с группой выходов провер емого узла, перва  группа выз1одов блока сопр жени  соединена с первой группой входов блока управлени , перва  группа выходов которого соединена с первой группой входов блока сопр жени , входы алфавитно-цифрового диспле  соединены с первой группой выходов ЭВМ, перва  группа входов которой соединена с выходами алфавитно-цифрового диспле , втора  группа входов электронно-вычислительной машины соединена со второй группой выходов блока сопр жени , втора  группа входов которого соединена со второй группой выходов электронно-вычислительной машины, треть  группа выходов блока сопр жени  соединена с. группой информационных входов первого регистра, с группой информационных входов второго регистра, со второй группой входов блока управлени , треть  группа входов котррого соединена с выходами первого блока сравнени , выходы второго блока сравнени  соединены с четвертой группой входов блока управлени , втора  группа выходов которого соединена с группой управл ющих входов первого регистра.
треть  группа выходов блока управлеки  соединена с группой управл ющих входов второго регистра, выходы которого соединены с первой группой вхдов второго блока сравнени , втора  группа входов которого соединена с входом зонда, введен блок пам ти моделей неисправностей и блок анализа, причем группа выходов пульта управлени  соединена с первой группой входов блока пам ти моделей неисправностей , втора  группа входов которого соединена с четвертой группой выходов блока управлени , п та  группа входов которого соединена с перво группой выходов блока пам ти моделей неисправностей втора  группа выходов которого соединена с первой группой входов блока анализа, группа выходов которого соединена с третьей группой входов пам ти моделей неисправностей , втора  группа входов блока анализасоединена с выходом зонд
Кроме того, блок анализа содержит аналого-цифровой преобразователь, узел сравнени , вход аналого-цифрового преобразовател   вл етс  входом блока, выход аналого-цифрового преобразовател  соединен с первым входом узла сравнени  и  вл етс  первым выходом блока, второй вход узла сравнени   вл етс  вторым входом блока, выход узла сравнени   вл етс  выходом блока.
На фиг. 1. приведена блок-схема устройства; на фиг. 2 - схема блока анализаJ на фиг. 3 - структурна  схема блока управлени .
Система дл  контрол  и диагностики цифровых узлов содержит ЭВМ , алфавитно-цифровой дисплей 2, блок 3 сопр жени , блок 4 управлени , первый регистр 5, второй регистр 6, коммутатортформирователь 7j провер емый узел 8, зонд 9, первый блок 10 логического сравнени , второй блок П логического сравнени , блок 12 анализа, блок 13 пам ти моделей неисправностей , пульт 14 управлени . Блок 12 анализа содержит аналогоцифровой преобразователь 15 и узел 16 сравнени .
Блок 4 управлени  содержит селектор 17, мультиплексор 18, деишфратор 19, счетчик 20, дешифратор 21, элемент Ш1И 22, элемент 23 задержки.
ЭВМ 1 предназначена дл  хранени  и ввода контролирующих тестов, хранени  моделей провер емых цифровых, узлов, ведени  диалогового режима с оператором по проверке состо ни  внутреиних точек цифрового узла, анали.за результатов проверки и диаг иостики точного места неисправности хщфрового узла. Алфавитно-цифровой дисплей 2 пре назначен дл  задани  оператором команд ЭВМ и выдачи сообщений оператору . Блок 3 сопр жени  обеспечивает стандартный метод подключени  устройства к каналам ЕС ЭВМ. Блок 4 управлени  (фиг. 3) предназначен дл  формировани  информации , подаваемой через блок интерфейса в ЭВМ. Первый регистр 5 предназначен дл  хранени  информации о состо нии входов и выходов диагностируемого узла и подачи ее по сигналу блока 4 управлени  на вход коммутатора-гформировател  7 и блока 10. Второй регистр 6 предназначен дл  хранени  информации о состо нии внутренних точек диагностируемого цифрового узла. Коммутатор-формирователь 7 предназначен дл  формировани  по амплитуде сигналов, поступающих с первого регистра 5, и подачу их на задан ные контакты диагностируемого цифро вого узла. Зонд 9 обеспечивает доступ к внут ренним точкам цифрового узла, съем напр жени  с внутренних точек и пода чу его на вход второй схемы логического сравнени . Первый блок 10 логического сравнени  производит сравнение дискретных сигналов, поступакнцих с выхода цифрового узла с эталонными сигналами , хран щимис  в первом регистре 5 Второй блок 11 логического сравнени  производит сравнение сигналов, поступакйцих с выхода зонда, с ожидаемыми сигналами в соответствующих внутренних точках цифрового узла, хран щимис  во втором регистре 6. Блок 12 анализа (фиг. 3) предназначен дл  преобразовани  аналогового сигнала с выхода зонда в цифровой . код и сравнени  его с кодом Щ1фровой модели неисправностей, хран щихс  в блоке пам ти моделей неисправностей . Блок 12 анализа состоит из ан лого-цифрового преобразовател  15 и узла 16 Ьравнеки  цифровых кодов. Блок 13 пам ти моделей неисправностей (фиг 4) хранит в цифро аой форме модели неисправностей 1Ц1фрового узла. Каждому Виду хранимых моделей неисправностей соответствует два 12-разр дных кода: код верхней гранищ 1 и код нижней границы про влени  данного вида неиспруавности. Система может работать в двух режимах: ретким моделировани  и режим контрол  и диагностики. В реш1ме моделировани  устройство работает в автономном режиме без ЭВМ. В результате физического экспери- мента с возможными видами неисправностей (заьыкание выходов интегральных схем, замыкание входов и выходов, обрыв сигнальных линий с входов и выходов, замыкание сигнальшлх линий на шины питани  и земшо и др.), станавливаютс  граничные значени  а налоговых сигналов на выходе зонда 9 и co-j ответствун цие цифровые коды на выходе аналого-цифрового преобразовател  (АЦП) . Цифровой код верхней и нижней гранищл неисправностей заноситс  по определенному адресу в блок 13 пам ти моделей неисправностей. Доступ к пам ти оператор получает с пульта управлени . Таким образом, в блок пам ти занос тс  цифровые модели всех видов промоделированных неисправностей дл  цифровых узлов с определенной элементной базой. При этом адрес блока 13 пам ти моделей неисправностей соответствует определенному виду неисправностей , Адреса блока 13 пам ти моделей неисправностей и соответствующие им виды неисправностей служат исходными данными разработки программы ЭВМ дл  выдачи сообщени  оператору на алфавитно-цифровой дисплей в режиме контрол  и диагностики. В режиме контрол  и диагностики с ЭВМ по комаеде Записать вводитс  и размещаетс  в первом регистре 5. информаци  о разделении входов и выходов , входной набор и ожидаема  реакци  цифрового узла. Согласно информации в первом регистре 5 коммутатор-формирователь 7 раздел ет контакты на входные и выходные и формирует на цифровой узел входной набор . Первый блок 10 логического сравиени  сравнивает реакцию цифрового узла с эталонной информацией, введенной в первый регистр 5. ЭВМ выстав79
л ет код команды Читать 1, по которой устройство сообщает результат сравнений. При сравнении реакции цифрового узла и эталонной информации с ЭВМ, подаетс  следующий набор. При несравнении ЭВМ выставл ет команду Читать 2, по которой устройство передает в ЭВМ результат сравнени  каждого разр да.
Диагностика точного места неиспра ности осуществл етс  в режиме диалога ЭВМ-оператор, в ходе которого провер етс  состо ние внутренних точек цифрового узла по дереву схемы , начина  от выхода,, на котором произоишо несравнение. По команде Записать 2, во второй регистр 6 заноситс  эталонна  информаци  провер емой внутренней точки. На алфавитно-цифровой дисплей даетс  сообщение оператору адреса провер емой точки. После установки зонда результат сравнени  с выхода второго блока 11 логического сравнени  по команде Читать 3 передаетс  в ЭВМ.
Диалоговый режим продолжаетс  до обнаружени  точки, имеющей несовпадение . При этом устройство переходит в режим определени  вида неисправности .
По команде Управление 1 разрешаетс  работа оператора в блоке 13 пам ти моделей неисправности. Счетчик адресной выборки производит выборку из запоминающей матрицы кодов граничных значений моделей неисправностей . Узел 16 сравнени  цифровых кодов производит сравнение кода обнаруженной неисправности с выбираемыми кодами. При обнаружении пары кодов, дл  которых код обнаруженной неисправности больше кода нижней границы и меньше кода верхней границы , по сигналу с выхода узла 16 сравнени  кодов прекращаетс  выборка кодов моделей неисправностей. Устройство дает запрос на прерывание в ЭВМ и по команде с ЭВМ Читать 4 передает адрес блока 13 пам ти моделей неисправностей, соответствующий виду обнаруженной неисправности. В соответствии с полученным кодом адреса ЭВМ формирует на экране алфавитно-цифрового диспле  сообщение оператору о виде неисправности.
Таким образом, предлагаемое устройство обнаруживает и выдает полную информацию о точном нахождении.
18
и виде обнаруженных неисправностей в провер емом цифровом узле, что значительно ускор ет процесс устранени  неисправностей и увеличивает производительность устройства.

Claims (2)

1. Авторское свидетельство СССР № 354415, кл. G 06 F 11/00, 1972.
20
2. Авторское свидетельство СССР № 595735, кл. G 06 F П/00, 1978 (прототип).
15
IfSAQuy пол ти ю- г де/retr ffetfc/fffa focmiei/
.2 От Smopoto отна, MtuvecHoio сра/нен1/  От пе/ блона AOfuvecfioto CffaStfe if/r f( блоку nannfffu моделей Heuenpaf/focmeu
SU802899981A 1980-03-20 1980-03-20 Система дл контрол и диагностики цифровых узлов SU911531A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802899981A SU911531A1 (ru) 1980-03-20 1980-03-20 Система дл контрол и диагностики цифровых узлов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802899981A SU911531A1 (ru) 1980-03-20 1980-03-20 Система дл контрол и диагностики цифровых узлов

Publications (1)

Publication Number Publication Date
SU911531A1 true SU911531A1 (ru) 1982-03-07

Family

ID=20885334

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802899981A SU911531A1 (ru) 1980-03-20 1980-03-20 Система дл контрол и диагностики цифровых узлов

Country Status (1)

Country Link
SU (1) SU911531A1 (ru)

Similar Documents

Publication Publication Date Title
US4433413A (en) Built-in apparatus and method for testing a microprocessor system
US4862067A (en) Method and apparatus for in-circuit testing of electronic devices
KR101039226B1 (ko) 프로그래밍가능 진단 메모리 모듈
CA1290056C (en) Circuit for testing the bus structure of a printed wiring card
US3814920A (en) Employing variable clock rate
SU911531A1 (ru) Система дл контрол и диагностики цифровых узлов
KR100329253B1 (ko) 스캔테스트장치
JPH02201548A (ja) データバスの保証のための方法および装置
US20210335441A1 (en) In-system test of a memory device
US4198682A (en) Symptom compression device
JPS6151578A (ja) 電子回路装置障害診断方式
RU70720U1 (ru) Автоматизированная система диагностирования цифровых устройств
SU1071979A1 (ru) Устройство дл диагностики цифровых узлов
JPS58172562A (ja) プリント基板検査装置
SU947863A1 (ru) Устройство дл контрол и диагностики логических узлов
SU1432528A2 (ru) Устройство дл контрол функционировани логических блоков
SU1149265A1 (ru) Устройство дл формировани тестов диагностики дискретных блоков
JPS5810853A (ja) 集積回路
SU1267424A1 (ru) Устройство дл контрол микропроцессорных программных блоков
SU661552A1 (ru) Устройство дл тестового диагностировани логических блоков
SU1166120A1 (ru) Устройство дл контрол цифровых узлов
SU1111171A1 (ru) Устройство дл контрол цифровых узлов
JPS63311545A (ja) デイジタルコントロ−ラ
SU508788A1 (ru) Устройство дл автоматического кон-трол больших интегральных схем намоп структурах
SU1151977A1 (ru) Устройство дл ввода информации