SU1151977A1 - Устройство дл ввода информации - Google Patents

Abstract

1. УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ , содержащее регистр команд управлени , регистр подканала, информационный регистр, блок пам ти, формирователь тестов, блок управлени , блок элементов ИСКЛЮЧАЩЕЕ ИЛИ, шифратор , элемент И, с первого по третий элементы ИЛИ, вход информационного регистра  вл етс  первым информационным входом устройства, первый выход блока управлени  соединен с первым входом элемента И, выход которого подключен к первому входу блока управлени , второй, выход которого соединен с входом стробировани  формировател  тестов, первый выход которого подключен к одним входам блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы которого соединены с соответствующи- . ми входами первого элемента ИЛИ и шифратора , выход второго элемента ИЛИ подключен к второму входу элемента И, отличающеес  тем, что, с целью повышени , надежности устройства за счет увеличени  полноты контрол , в него введены регистр ошибок, блок регистров,демультиплексор и с первого по четвертый мультиплексоры , управл ющие входы первого, и второго мультиплексоров, формирователи тестов и второй вход блока управлени   вл ютс  управл ющим входом устройства, выход первого мультиплексора соединен с информационным входом регистра команд управлени , выход которого  вл етс  первым информационным выходом устройства и соединен с первым информационньм входом третьего мультиплексора, второй информационньй вход которого и информационный вход регистра подканала  вл ютс  первым информационным входом устройства , выход элемента И соединен со стробирующим входом регистра подканала , второй выход блока управлени  соединен с управл ющими входами третьего и четвертого мультиплексоров, (Л с вторым управл ю1цим входом первого мультиплексора, с управл ющим входом демультиплексора, со стробирующпми входами регистра команд управлени  и информационного регистра, выход которого подключен к первому информационному входу второго и к третьеСП му информационному входу третьего мультиплексоров, выходы блока пам ти со и регистра подканала подключены соответственно к второму и третьему информационным входам второго мультиплексора , выход которого  вл етс  вторым информационным выходом устройства , второй выход формировател  тестов соединен с информационным входом первого мультиплексора, первый выход блока управлени  подключен к входу ЗАПИСЬ блока пам ти и к входам управлени  регистра ошибок и блока регистров, информационный вход которого соединен с выходом шифратора, выход блока регистров

Description

подключен к одному входу третьего элемента ИЛИ, другие входы которого и входы второго элемента ИЛИ подключены к соответствующим выходам регистра ошибок, выход третьего элемента ИЛИ соединен с информационным .входом блока пам ти, выход третьего мультиплексора подключен к другим входам блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, информационный вход демультиплексора и первый информационный вход четвертого мультиплексора  вл ютс  вторым и третьим информационными входами устройства соответственно , первый выход демультиплексора  вл етс  третьим информационным выходом устройства, второй выход соединен с вторым информационным входом четвертого мультиплексора, выход которого  вл етс  четвертьм информационным выходом устройства и соединен с четвертьм информационным входом третьего мультиплексора, выход первого элемента ИЛИ соединен с информационных входом регистра ошибок. 2. Устройство по п. 1, отличающеес  тем,.что формирователь тестов содержит генератор псев 77 дослучайных чисел и регистр пам ти, стробирующий вход которого  вл етс  входом стробировани  формировател , а выходы - первым .и вторым выходами формировател , вход генератора псевдослучайных чисел  вл етс  управл ющим входом устройства,выход соединен с информационньм входом регистра пам ти. . 3. Устройство по п. 1, о т л и чающеес  тем, что блок управлени  содержит регистр хранени  информации , сдвиговьй регистр, узел элементов И и узел элементов Ш1И, выходы которого  вл ютс  соответствующими выходами блока,а входы соединены с соответствующими выходами узла элементов И, одни входы которого соединены с выходами сдвигового регистра , а другие входы - с одними информационными выходами регистра хранени  информации, стробирующий .вход которого  вл етс  первым входом блока, другой информационный выход соединен с входом сдвигового регистра, а информационный вход  вл ьтс  вторым входом блока.

Изобретение относитс  к цифровой вычислительной технике и может быть использовано дл  ввода информации в цифровую вычислительную машину.

Цель изобретени  - повышение надежности устройства за счет увеличени  полноты контрол .

На фиг. 1 приведена схема устройства; на фиг. 2 - схема формировател кодов; на фиг. 3 - схема блока управ Ленин.

Устройство Содержит блок 1 сопр жени  с центральным процессором, первый мультиплексор 2, регистр 3 подканала, регистр 4 команд управлени , блок 5 сопр жени  с внешними устройствами, демультиплексор 6, мультиплексоры четвертьй 7 и второй информационный регистр 9, формирователь 10 тестов, блок 11 управлени , третий- мультиплексор 12, блок 13 пам ти, компаратор 1Л, входы и выходы устройства и отдельных блоков 15 46 , блок элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 47, первый элемент ИЛИ 48, шифратор 49, регистр 50 ошибок, блок 51 регистров, второй элемент ИЛИ 52, элемент И 53, третий элемент ИЛИ 54, генератор 55 псевдослучайных чисел 55, регистр 56пам ти , сдвиговый регистр. 57, ре- гистр 58 хранени  информации, узел элементов И 59, узел элементов ИЛИ 60.

Устройство работает следующим образом.

Перед началом устройства проводитс  автономна  проверка.

С выхода 15 блока 1 сопр жени  с центральным процессором на вход 32 формировател  10 поступает код от центрального процессора, запускак ций генератор 55 псевдослучайных чисел, который вырабатывает восььшразр дные числа. Данные из центрального процессора, определ ющие режим проверки , поступают с выхода 15 блока 1 сопр жени  с центральным процессором на вход 36 блока 11 и фиксируютс  в регистре 58 хранени  информации. Блок 11 определ ет весь ход дальнейших операций. С выхода 35 блока 11 на вход 34 формировател  10 поступае сигнал, стробирующий запись в регистр 56 пам ти формировател  10 кода числа, наход щегос  в этот момент на выходе генератора 55 псевдослучайных чисел. Число с выхода 31 формировател  10 поступает через мул типлексор 2 на вход 20 регистра 4 и с выхода 33 формировател  10 - на вход 4А компаратора 14 дл  проверки прохождени  контрольного числа по различным цеп м. Блок 11 в зависимос ти от заданного режима выдает на выходе 35 управл ющие сигналы на вход 17 мультиплексора 2, вход 21 ре гистра 4, вход 26 демультиплексора 6 вход 27 мультиплексора 7, вход 29 регистра 9 информации, вход 39 мультиплексора 12, обеспечивающие переключение мультиплексоров и демуль . типлексора и стробирующие запись контрольной информации в регистры. Контрольное число записываетс  в регистр 4 и с выхода последнего поступает на вход 23 блока 5 сопр жени  с внешнньм устройствами.и через муль типлексор 12 - на вход 43 блока 14 сравнени . С выхода 24 блока 5 сопр  жени  с внешними устройствами через демультиплексор 6 и мультиплексор 7 число поступает на вход 25 блока 5 . сопр жени  с внешними устройствами и через мультиплексор 12 - на вход 4 компаратора 14. G выхода 22 блока 5 сопр жени  с внешними устройствами число поступает на вход 30 регистра 9, записьгоа сь в него, и через мультиплексор 12 - на вход 43 компаратора 14. С выхода регистра 9 через мультиплексор 12 число поступает на вход 43 компаратора 14. Блок 11 в зависимости от информации, записан ной в регистре 58 хранени  информации, по выходу 38 вьщает на вход 46 компа ратора 14 сигналы, стррбирукнцие запись результатов сравнени  числа, поступающёг-о на вход 43 компаратора 14, и эталонного числа, поступаю щего на вход 44 компаратора 14, в р гистр 50 опшбок и блок 5t регистров разр да ошибки. 1 7 По окончании цикла проверки при наличии ошибок компаратор 14 по выходу 45 выдает сигнал на вход 37 блока 1 1 и на вход 18 регистра 3 подканала сигнал ошибки. Блок 11 по выходу 38 дает сигнал на вход 41 блока 13 пам ти, стробирующий запись в блок 13 пам ти-информации из регистра 50 ошибок и блока 51 регистров, котора  поступает с выхода 43 компаратора 14 на вход 40 блока 13 пам ти. По сигналу ошибки блок 11 в зависимости от заданного режима либо начинает новый цикл проверки, либо прекращает выдавать управл ющие сигналы дл  дальнейшей проверки. Центральный процессор опрашивает регистр 3 подканала , управл   переключением мультиплексора 8 с помощью сигнала, поступающего с выхода 15 блока сопр жени  с центральным процессором на вход 28 мультиплексора 8, информаци  с выхода которого поступает на вход 16 блока 1 сопр жени  с центральным процессором , и если код состо ни  в регистре 3 подканала указывает на ошибку при сравнении, центральный процессор опрашивает блок 13 пам ти, информаци  с которого через мультиплексор 8 и блок 1 сопр жени  с центральным процессором поступает в центральный процессор. После автономной проверки устройство дл  ввода информации начинает работу в режиме ввода информации. Управл кнца .информаци  от центрального процессора, определ юща  режим работы внешнего устройства, с выхода 15 блока 1 сопр жени  с центральным процессором поступает через мультиплексор 2 ни вход 20 регистра 4 и фиксируетс  в нем. С выхода регистра 4 информаци  поступает на вход 23 блока 5 сопр жени  с внешними устройствами , а с выхода 24 блока 5 сопр жени  с внешними устройствами через демультиплексор 6 - на внешнее устройство. Данные с внешнего устройства через мультиплексор 7 поступают на вход 25 блока 5 сопр жени  с внешними устройствами, а с выхода 22 блока 5 сопр жени  с внешними устройствами поступает на вход 19 регистра 3 подканала, где формируетс  код состо ни  устройства дл  ввода 1шформации, указывающий на готовность устройства к передаче очередного байта данных, и на вход 30 регистра 9. Центральный процессор опрашивает регистр 3 подканала и при готовности устройства дл  ввода информации к передаче очередного байта данных опрашивает регистр 9, управл   переключением мультиплексора 8, информаци  с выхода которого поступает на вход 16 блока 1 сопр жени  с центральным процессором, сигналом , поступающим с выхода 15 блока 1 сопр жени  с центральным процессором на вход 28 мультиплексора 8. Информаци  с регистров через мультиплексор 8 и блок 1 сопр жени  с центральным процессором поступает в центральный процессор.

Таким образом, введение демультиплексора и четырех мультиплексоров с соответствующими св з ми позвол ет осуществить проверку различных цепей устройства, введение в компаратор регистра ошибок и блока регистров разр да ошибки позвол ет фиксировать результат сравнени  в каждом цикле проверки, который в случае обнаружени  ошибки передаетс  в центральный процессор, который определ ет неисправную цепь и разр д,чтов целомповьштает полноту контрол  устройства, и, следовательно,его надежность.

32

55

56

Claims (3)

1. УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ, содержащее регистр команд управления, регистр подканала, информационный регистр, блок памяти, формирователь тестов, блок управления, блок элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, шифратор, элемент И, с первого по третий элементы ИЛИ, вход информационного регистра является первым информационным входом устройства, первый выход блока управления соединен с первым входом элемента И, выход которого подключен к первому входу блока управления, второй· выход которого соединен с входом стробирования формирователя тестов, первый выход которого подключен к одним входам блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы которого соединены с соответствующи- . ми входами первого элемента ИЛИ и шифратора, выход второго элемента ИЛИ подключен к второму входу элемен- та И, о т л и ч а ю щ е е с я тем, что, с целью повышения, надежности устройства за счет увеличения полноты контроля, в него введены регистр ошибок, блок регистров,демультиплексор и с первого по четвертый мультиплексоры, управляющие входы первого, и второго мультиплексоров, формирователи тестов и второй вход блока управления являются управляющим входом устройства, выход первого мультиплексора соединен с информационным входом регистра команд управления, выход которого является первым информационным выходом устройства и соединен с первым информационным входом третьего мультиплексора, второй информационный вход которого и информационный вход регистра подканала являются первым информационным входом устройства, выход элемента И соединен со стробирующим входом регистра подканала, второй выход блока управления с Соединен с управляющими входами тре- ~ тьего и четвертого мультиплексоров, с вторым управляющим входом первого мультиплексора, с управляющим входом демультиплексора, со стробирующими входами регистра команд управления и информационного регистра, выход которого подключен к первому информационному входу второго и к третьему информационному входу третьего мультиплексоров, выходы блока памяти и регистра подканала подключены соответственно к второму и третьему информационным входам второго мультиплексора, выход которого является вторым информационным выходом устройства, второй выход формирователя тестов соединен с информационным входом первого мультиплексора, первый выход блока управления подключен к входу ЗАПИСЬ блока памяти и к входам управления регистра ошибок и блока регистров, информационный вход которого соединен с выходом шифратора, выход блока регистров

SU .,„1151977 подключен к одному входу третьего элемента ИЛИ, другие входы которого и входы второго элемента ИЛИ подключены к соответствующим выходам регистра ошибок, выход третьего элемента ИЛИ соединен с информационным входом блока памяти, выход третьего мультиплексора подключен к другим входам блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, информационный вход демультиплексора И первый информационный вход четвертого мультиплексора являются вторым и третьим информационными входами устройства соответственно, первый выход демультиплексора является третьим информационным выходом устройства, второй выход соединен с вторым информационным входом четвертого мультиплексора, выход которого является четвертым информационным выходом устройства и соединен с четверть»! информационным входом третьего мультиплексора, выход первого элемента ИЛИ соединен с информационных входом регистра ошибок.

2. Устройство по п. 1, отличающееся тем, что формирователь тестов содержит генератор псев1151977 дослучайных чисел и регистр памяти, стробирующий вход которого является входом стробирования формирователя, а выходы - первыми вторым выходами формирователя, вход генератора псевдослучайных чисел является управляющим входом устройства,выход соединен с информационным входом регистра памяти.

3. Устройство по п. 1, о тличающееся тем, что блок управления содержит регистр хранения информации, сдвиговый регистр, узел элементов И и узел элементов ИЛИ, выходы которого являются соответствующими выходами блока,а входы соединены с соответствующими выходами узла элементов И, одни входы которого соединены с выходами сдвигового регистра, а другие входы - с одними информационными выходами регистра хранения информации, стробирующий вход которого является первым входом блока, другой информационный выход соединен с входом сдвигового регистра, а информационный вход является вторым входом блока.

1 2