SU694863A1 - Устройство дл тестового контрол цифровых узлов электронных вычислительных машин - Google Patents
Устройство дл тестового контрол цифровых узлов электронных вычислительных машинInfo
- Publication number
- SU694863A1 SU694863A1 SU762411106A SU2411106A SU694863A1 SU 694863 A1 SU694863 A1 SU 694863A1 SU 762411106 A SU762411106 A SU 762411106A SU 2411106 A SU2411106 A SU 2411106A SU 694863 A1 SU694863 A1 SU 694863A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- test
- block
- unit
- control
- computers
- Prior art date
Links
Landscapes
- Control By Computers (AREA)
Description
канала подключен к соответствующему выходу второй группы выходов блока управлени .
На чертеже показана функциональна схема предлагаемого устройства дл тестового контрол цифровых узлов.
Устройство содержит запоминающий блок 1 дл хранени тестов, блок 2 записи информации, регистр 3 теста, коммутатор 4, блок 5 управлени , блок 6 сравнени , регистр 7 сдвига, провер емый блок 8 (блоки индикации и печати не показаны).
Устройство работает следующим образом .
Провер емый блок 8 имеет л-контактов, каждый из которых может быть входным или выходным. Тестова информаци из запоминающего блока 1 через блок 2 записи записываетс в регистр 3 теста.
В начале каждого теста в запоминающий блок записана команда управлени коммутатором , воспринимаема только блоком управлени коммутатора, который служит дл однократного прин ти в начале работы из регистра теста информации о распределении контактов в разъеме провер емого блока (команда управлени коммутатором ), дещифрировани ее, выработке в парафазном коде сигналов управлени коммутатором .
Например, первый контакт провер емого узла вл етс входным, а п-й - выходным. В исходном состо нии на единичных выходах блока 5 поддерживаютс сигналы О, т. е. элементы И-НЕ 9i-И-НЕ 9„ закрыты , элементы И lOj-И 10„, lli-lln открыты. В начале работы устройства на регистр 3 теста поступает команда управлени коммутатором, записанна в начале теста, и передаетс на блок 5 управлени , который принимает ее, дешифрирует, вырабатывает сигнал 1 на первом единичном выходе и сигнал О на п-м единичном выходе , поддерживает выработанные сигналы до конца прохождени теста и запрещает прин тие последующих сигналов с регистра теста 3.
Если, например, первый контакт провер емого блока вл етс входным, то блок 5 управлени после прихода команды управлени и дешифрировани ее обеспечивает открытие элемента И-НЕ 9 и закрытие элементов И 10, И, тем самым обеспечива прохождение информации из регистра теста на первый контакт провер емого блока и блокиру прохождение информации на блок 6 сравнени .
Если первый контакт вл етс выходным контактом блока, то блок 5 управлени обеспечивает закрытие элемента И-НЕ 9i и открытие элементов И lOi и Пь В этом случае информаци с выходного контакта 1 через элементы И lOi ИЛИ 12i поступает на блок сравнени , туда же поступает дл сравнени эталонное значение выхода блока с регистра теста через элементы И lli- ИЛИ 12). Дл обеспечени нормального функционировани элемент И-НЕ 9i имеет в закрытом состо нии. Блок сравнени формирует сигналы О или 1 на каждом наборе теста в зависимости от равенства выходных сигналов блока и эталонных значений сигналов, поступающих с регистра теста. В случае равенства вырабатываетс сигнал О, в случае неравенства хот бы на одном из контактов-1.
Сигналы блока 6 сравнени поступают на регистр 7 сдвига, где формируетс синдром неисправности. Синхронизаци всего
устройства обеспечиваетс синхроимпульсами , поступающими с регистра теста.
После автоматического прохождени всего теста или любой его части по требованию оператора информаци может быть
считана с помощью блока индикации или отпечатана на бумаге при необходимости документировать результаты контрол .
Таким образом, использование коммутатора с устройством управлени , многоразр дной схемы сравнени , регистра сдвига и св зей между ними, описанных выше, выгодно отличает предложенное устройство тестового контрол от известных, так как быстродействие устройства значительно
возрастает и практически зависит только от быстродействи блока запоминани , программное управление коммутатором делает устройство не завис щим от типов провер емых узлов и расположени контактов
в разъеме, исключает возможные ощибки оператора при коммутации вручную, расшир ет сферу ирименени устройства.
Claims (2)
1.Авторское свидетельство СССР № 616036, кл. G 06F 11/04, 1976.
2.Авторское свидетельство СССР № 390526, кл. G 06F 11/04, 1974 (прототип ) .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762411106A SU694863A1 (ru) | 1976-10-13 | 1976-10-13 | Устройство дл тестового контрол цифровых узлов электронных вычислительных машин |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762411106A SU694863A1 (ru) | 1976-10-13 | 1976-10-13 | Устройство дл тестового контрол цифровых узлов электронных вычислительных машин |
Publications (1)
Publication Number | Publication Date |
---|---|
SU694863A1 true SU694863A1 (ru) | 1979-10-30 |
Family
ID=20679509
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762411106A SU694863A1 (ru) | 1976-10-13 | 1976-10-13 | Устройство дл тестового контрол цифровых узлов электронных вычислительных машин |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU694863A1 (ru) |
-
1976
- 1976-10-13 SU SU762411106A patent/SU694863A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR880013068A (ko) | 2진 트리 멀티프로세서 | |
KR870000114B1 (ko) | 데이타 처리 시스템 | |
KR960035657A (ko) | 데이타 압축 시험기능을 갖는 반도체 기억장치 및 그 시험방법 | |
EP0377455A3 (en) | Test mode switching system for lsi | |
SU694863A1 (ru) | Устройство дл тестового контрол цифровых узлов электронных вычислительных машин | |
US4079354A (en) | Data processing system with improved read/write capability | |
KR880011656A (ko) | 레지스터 회로 | |
JP3930937B2 (ja) | 不揮発性メモリ装置および不揮発性メモリ装置のためのデータ伝送方法 | |
KR100316182B1 (ko) | 에러검출장치 | |
KR890016475A (ko) | 다이렉트 메모리 액세스 제어장치 | |
SU1151977A1 (ru) | Устройство дл ввода информации | |
SU993266A2 (ru) | Устройство дл тестового контрол цифровых узлов электронно-вычислительных машин | |
SU643874A1 (ru) | Микропрограммное устройство управлени | |
SU783795A2 (ru) | Процессор | |
SU1520521A1 (ru) | Устройство дл контрол цифровых блоков | |
SU1264185A1 (ru) | Устройство дл имитации сбоев | |
SU1231507A1 (ru) | Устройство дл обмена информацией двух электронно-вычислительных машин | |
JPS6225211B2 (ru) | ||
SU1411754A1 (ru) | Устройство дл контрол логических блоков | |
SU733016A1 (ru) | Устройство дл записи и считывани информации из блоков полупосто нной пам ти | |
SU1013960A1 (ru) | Устройство дл контрол цифровых узлов | |
SU1539782A2 (ru) | Устройство дл тестового контрол цифровых блоков | |
SU1571593A1 (ru) | Устройство дл контрол цифровых узлов | |
RU2173937C2 (ru) | Система коммутации сигналов | |
SU1166107A1 (ru) | Устройство управлени |