SU1149265A1 - Устройство дл формировани тестов диагностики дискретных блоков - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ТЕСТОВ ДИАГНОСТИКИ ДИСКРЕТНЫХ БЛОКОВ, содержащее блок индикации, блок формировани  входных последовательностей и блок управлени , причем входы блока формировани  входных последовательностей соединены с входами контролируемого блока, отличающеес  тем, что, с целью повышени  быстродействи  устройства, в него введены шифратор, блок регистровой пам ти, элемент 1 чг- n(h-1) И-НЕ, регистр и группа из узлов контрол  (п - число выходов контролируемого блока), каждый из которых содержит два элемента НЕ, два элемента И, два триггера и два формировател  импульсов, блок управлени  содержит переключатель Режим работы, триггер, четьдзе элемента И и два элемента ИЛИ, причем нулевой и единичный входы триггера блока управлени  через переключатель Режим работы соединены с шиной нулевого потенциала, единичный выход триггера блока управлени  соединен с первьми входами первого, второго и третьего элементов И блока управлени , выходы которых соединены соответственно с первым входом первого элемента ИЛИ блока управлени , счетньм входом счетчика и входом сброса блока регистровой пам ти, информационные входы и выходы которого соединены.соответственно с выходами и информационньд и входами счетчика, нулевой выход триггера блока управлени  соединен с первьм входом четвертого элемента И, выход § которого соединен с вторьм входом первого .элемента ИЛИ блока управле (Л ни , выход которого соединен с входом обращени  блока регистровой пам ти , второй и третий входы первого элемента И блока управлени  соединены соответственно с выходом второго элемента ИЛИ блока управлени  и выходом элемента И-НЕ, входы которого соединены с соответствующими выходами регистра, информационные входы которого соединены с выходами шифратора, вторые входы второго и четвертого элементов И блока управлени  объединены и  вл ютс  входом синхронизации устройства, третьи входы второго и четвертого элементов И блока управлени  объединены и  вл ютс  входом запуска устройства, второй вход третьего элемента И блока управлени , установочные входы счетчика и регистра, первые входы установки в О первого и второго триггеров всех узлов контрол  объединены и  вл ютс  входом сброса устройства , в каадом узле контрол  выходы

Description

первого и второго элементов НЕ соеди нены с первыми входами соответственно первого и второго элементов И, выходы которых соединены с единичными входами соответственно первого и второго триггеров, единичные выходы которых соединены соответственно с первьми и вторыми входами формирователей импульсов, вторые входы устано ки в О первого и второго триггеров соединены с выходом первого формировател  импульсов, вторые входы первого и второго элементов И каждого 5 узла контрол  объединены с входами второго и первого элементов НЕ со- у ответственно, вторые входы первого и второго элементов И всех узлов контрол  соединены попарно со всеми возможными парами выходов контролируемого блока, выходы первых и вторых формирователей импульсов узлов контрол  соединены соответственно с входами шифратора и с входами второго элемента ИЛИ блока управлени , выходы регистра соединены с входами блока индикации.

Изобретение относитс  к вычислительной технике и устройствам автоматики и может быть использовано дл  построени  диагностических тестов дискретных схем и их диагностики.

Известны устройства, применимые дл  достаточно широкого класса дискретных схем (комбинационных и последовательностных ), вьтолненных на базе больших ЭВМ, в которых используют алгоритмический метод построени  диагностических тестов lj .

Эти устройства ориентированы на проверку схемной платы как целого и могут найти лишь ограниченное применение в производственных услови х Трудности практической реализации таких устройств вызваны высокими требовани ми к уровню квалификации программистов, слишком большим объемом исходной и промежуточной информации , а также необходимостью выполнени  громадного числа операций даже дл  сравнитеаьно небольших диск ретных схем.

Наиболее близким к предлагаемому по технической сущности  вл етс  устройство дл  формировани  тестов дискретных автоматов, содержащее индикатор тестовых наборов и блок управлени , соединенный с входом коммутатора переменных логических функций, выходы которого соединены с входами коммутатора переменных элементарных конъюнкций, а также дешифратор , причем выходы коммутатора переменных элементарных конъюнкций

соединены с входами дешифратора, выходы которого соединены с индикатором тестовых наборов zl.

Недостатком известного устройства  вл етс  то, что оно применимо только дл  комбинационных схем, а также трудоемкость получени  контрольной дизъюнктивной нормальной формы (КДНФ) и ее инверсии по логической функции, реализуемой диагностируемой схемой, поскольку электронные схемы, примен емые в насто щее вретс  в промышленности, имеют разветвленную логическую структзгру с болыю числом входов и выходов. Не менее трудоемка механическа  коммутаци  переменных, вход щих в эти КДНФ, что приводит к большим затратш времени на формирование тестов.

Целью изобретени   вл етс  повьшние быстродействи  устройства.

Поставпенна  цель достигаетс  тем, что в устройство дл  формировани  тестов диагностики дискретных блоков, содержащее блок индикации, блок формировани  входных последовательностей и блок управлени , причем выходы блока формировани  входных последовательностей соединены со входами контролируемого блока введены шифратор, блок регистровой пам ти, элемент И-НЕ, регистр и

п(п-1) группа из -г| узлов контрол 

(п - число выходов контролируемого блока), каждьй из которых содержит

ва элемента НЕ, два элемента И, ва триггера и два формировател  импульсов , блок управлени  содержит переключатель Режим работы, триггер , четьфе элемента И и два элемен- 5 та ИЛИ, причем нулевой и единичный входы триггера блока управлени  через переключатель Режим работы соединен с шиной нулевого потенциала, единичный выход блока управлени  со- fO единен с первыми входами первого, второго и третьего элементов И блока управлени , выходы которых соединены соответственно с первым входом первого элемента ИЛИ блока управлени , 15 счетньм входом счетчика и входом сброса блока регистровой пам ти, информационные входы и выходы которого соединены соответственно с выхоами и информационными входами счет- 20 чика, нулевой выход триггера блока управлени  соединен с первьм входом четвертого элемента И, выход которого соединен со вторьм входом первого элемента ИЛИ блока управлени , 25 выход которого соединен со входом обращени  блока регистровой пам ти, второй и третий входы первого элемента И блока управлени  соединены соответственно с выходом второго ЗО элемента ИЛИ блока управлени  и выходом элемента И-НЕ, входы которого соединены с соответствующими выходами регистра, информационные входы которого соединены с вьвсодами шифра- , тора, вторые входы второго и четвертого элементов И блока управлени  объединены и  вл ютс  входом синхронизации устройства, третьи входы второго и четвертого элементов И 0 блока управлени  объединены и  вл ютс  входом запуска устройства, второй вход третьего элемента И блока управлени , установочные входы счетчика и регистра, первые входы установки j в О первого и второго триггеров всех узлов контрол  объединены и  вл ютс  входом сброса устройства, в ка сцом узле контрол  выходы первого и второго элементов НЕ соединены с jo первьми входами сЬответственно первого и второго элементов И, выходы которых соединены с единичными входами соответственно первого и второго триггеров, единичные выходы js которых соединены соответственно с первыми и вторьв4и входами двух формирователей импульсов, вторые вхрды

установки в О первого и второго триггеров соединены с выходом первого формировател  импульсов, вторые входы первого и второго элементов И каждого узла контрол  объединены со входами второго и первого элементов НЕ соответственно, вторые входы первого и второго элементов И всех узлов контрол  соединены попарно со всеми возможными парами выходов контролируемого блока, выход первых и вторых формирователей импульсов узлов контрол  соединены соответственно со входами шифратора и со входами второго элемента ИЛИ блока управлени , выходы регистра соединены со входами блока индикации.

На фиг, 1 изображена функциональна  схема устройства дл  формировани  тестов диагностики дискретных блоковi на фиг. 2 - функциональна  схема узла контрол , на фиг. 3 функциональна  схема блока управлени  i на фиг. 4 - соединение группы узлов контрол  четьфьм  выходами контролируемого блока и пример построени  шифратора дл  этого случа 

Устройство содержит счетчик 1, контролируемый блок 2, блок 3 регистровой пам ти, блок 4 управлени  группу 5 узлов контрол , регистр 6, блок 7 индикации, шифратор 8, элемент И-НЕ 9 (фиг.1). .

Узел контрол  группы 5 содержит триггеры 10 и 11, формирователи 12 и 13 импульсов, элементы И 14 и 15, элементы НЕ 16 и 17 (фиг.2).

Клок 4 управлени  содержит элементы И 18-21, элементы ИЛИ 22 и 23 триггер 24 и переключатель 25 режима работы (фиг.З).

Первый формирователь 12 импульсов формирует импульс при установке в единичное состо ние обоих триггеров 10 и 11, а второй формирователь 12 импульсов - при установке в единичное состо ние любого из триггеров 10 и 11.

Шифратор В состоит из группы 26 элементов ИЛИ (фиг.4).

Задача, решаема  предлагаемьв4 устройством, сводитс  к тому, чтобы из множества наборов (кодовых комбинаций ) , подаваемых на входы контролируемого объекта, отобрать такую их последовательность, котора   вл  етс  тестом дл  данного объекта. Под диагностическим тестом понимаетс  такое подмножество множества входных наборов, которое позволит обнаружить и локализовать неисправность путем указани  двух точек на схеме диагностируемого объекта, расположенных на линии распространени  сигнала, между которьми находитс  неисправный элемент. Построение теста производитс  по заведомо исправной схеме. Обработка информации в устройстве ведетс  параллельно и независимо каждым узле контрол  группы 5 путем учета изменени  состо ний элементов диагностируемого объекта. Устройство работает следующим образом . Переключателем 25 блока 4 управлени  устанавливаетс  требуемый ре- жим работы, например, режим построени  теста. При этом разрешающий потенциал подаетс  на элементы И 18 19 и 21. Затем.все элементы с пам ть устройства дл  построени  теста, а также контролируемый блок, если он последовательностный, устанавливаютс  в исходное состо ние. Сброс блока 3 регистровой пам ти происходит благодар  разрешакицему потенциалу на первом входе элемента И 19. После по влени  сигнала запуска устройства синхроимпульс проходит на счетный вход счетчика 1. Перва  кодова  комбинаци , генерируема  счетчиком 1, снимаетс  с его выходов и в параллельном коде подаетс  на входы контролируемого блока 2 и на информацион ные входы блока 3 регистровой пам ти Входные сигналы узлов контрол  группы 5, представл ющие собой логические уровни на контрольных точках контролируемого блока, попадают на входы элементов НЕ 16 и 17 и вторые входы элементов И 14 и 15. На: выходе элемента И 14 (15) по витс  единицный сигнал в том случае, если на вто ром входе первого элемента И 14 уровень соответствует логической единице , а на втором входе второго элемента И 15 - логическому нулю. По вление сигнала на выходе элемента И 14 (15) вызовет срабатьюание триггера 10 (11) и по вление сигнала на выходе второго формировател  13 импульсов, .который через элементы ИЛИ 23, И 21 и ИЛИ 22 блока 4 управлени  произведет занесение текущей кодовой комбинации в блок 3 регист1 56 ровой пам ти, выполненньй, например, на сдвиговых регистрах. На третьем входе первого элемента И 21 в это врем  поддерживаетс  разрешающий потенциал , поступающий от элемента И-НЕ 9. По следующему синхроимпульсу счетчик 1 вьдает очередную кодовую комбинацию, и работа устройства продолжаетс  аналогичным образом. В случае , когда ни один из узлов контрол  группы 5 не сработал, работа устройства отличаетс  лишь тем, что соответствующа  кодова  комбинаци  в пам ть не заноситс  и, следовательно, не будет использована в качестве тестовой. При взаимном инвертировании сигналов на вторых входах элементов И 14 и 15 произойдет срабатывание второго триггера узла контрол  группы 5. Формирователь 12 импульсов вы вит факт срабатывани  обоих триггеров и вьдает импульс на соответствующий вход шифратора 8. Одновременно произойдет сброс триггеров 10 и 11. №1пульс с выхода узла контрол  группы 5 поступит на входы двух соответствующих элементов ИЛИ 26 шифратора 8 (фиг.4) и установит в единицу соответствующие разр ды в регистре 6. Описанные циклы в работе устройства повтор ютс  до тех пор, пока дл  . каждой контрольной точки контролируемого блока не будут получены взаимно инвертированные значени  сигналов по отношению к еще хот  бы одной контрольной точке этого объекта , т.е. пока не сработают оба элемента И 14 и 15 узла контрол  группы 5, подключенного к данным точкам. Например, дл  контрольной точки 8 (фиг.4) это будет один из узлов контрол  группы 5, св зывающий ее с точками а, S ,2 . При этом в блоке 3 регистровой пам ти будут зафиксированы две входные кодовые комбинации. Эти кодовые комбинации  вл ютс  тестовыми дл  контрольных точек, подключенных к входам сработавшего узла анализа. Аналогично будут занесены в блок пам ти тестовые кодовые комбинации дл  остальных контрольных точек диагностируемого объекта. Полученна  последовательность таких ксжбинаций будет тестовой дл  данного набора точек. Установка всех разр дов регист )а 6 в единицу отмечает завершение 71 лроцесса построени  теста. На выходе элемента И-НЕ 9 по вл етс  низкий уровень, который блокирует поступление импульсов обращени  на блок 3 регистровой пам ти. Содержимое регистра 6 отображаетс  на блоке 7 индикации. При диагностике неисправностей полученньм тестом входы узлов контрол  группы 5 подключаютс  к тем же точкам контролируемого блока 2, к KOTOpbW они были подключены при его построении. Переключатель 25 режима работы блока 4 управлени  устанавливаетс  в режим диагностики и произво дитс  общий сброс (блок 3 пам ти при этом не сбрасываетс , так как элемент И 19 заблокирован). С триггера 24 раз-решающий потенциал подаетс  на вход элемента И 20 и при поступлении сигнала запуска устройства импульсы синхронизации через элемент ИЛИ 22 проход т на блок 3 регистровой пам ти. С блока пам ти

Houa/fbwrf

ycmffffoi/fo

X

JffffyCJT

г

7 t

/

J 5 хран ща с  в нем тестова  последовательность в параллельном коде потактно поступает на информационные входы счетчика 1 и оттуда без изменений проходит на входы контролируемого блока 2. Если неисправность в нем отсутствует, в блоке 7 индикации регистрируетс  срабатывание всех узлов контрол  группы 5. При наличии неисправности в цепи между какой-нибудь парой контрольньк точек, подключенных ко входам узлов контрол  группы 5, свечение индикаторов, соответствующих данной паре точек, отсутствует . Важньм преимуществом предлагаемого устройства по сравнению с известным  вл етс  больша  скорость формировани  теста за счет автоматизации этого процесса, а также возможность применени  этого же устройства дл  диагностики неисправностей полученным тестом.

w

/

17

15

HatfajibHaJi

ycmarf oS/fff

Пуск/ост

Ct/W(0

24

К

25

г

12

/J

Фаг. 2 Иоча/1ьна  усшанодка

Н ffjioHt/ J

&

/7UfiSffrft/

W

/(сг/е/ттт/1

&

гь

22

/fff/roffy 3

/rcfftamt/

От э/ге/ ен/па

/(ff/ro/fy

Фи9.3

Т I Нгг Н 1:тг

н ™ « . I л а -.1 ЖИР М I 1 мм «ММ

L L- pJ .J

in rr

yCfUWHOeftff

Claims (1)

1. УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ТЕСТОВ ДИАГНОСТИКИ ДИСКРЕТНЫХ БЛОКОВ, содержащее блок индикации, блок формирования входных последовательностей и блок управления, причем входы блока формирования входных последовательностей соединены с входами контролируемого блока, отлич а ю щ е е ся тем, что, с целью повышения быстродействия устройства, в него введены шифратор, блок регистровой памяти, элемент „ ис η(ή-1)

   И-НЕ, регистр и группа из —— узлов контроля (п - число выходов контролируемого блока), каждый из которых содержит два элемента НЕ, два элемента И, два триггера и два формирователя импульсов, блок управления содержит переключатель Режим работы”, триггер, четыре элемента И и два элемента ИЛИ, причем нулевой и единичный входы триггера блока управления через переключатель Режим работы соединены с шиной нулевого потенциала, единичный выход триггера блока управления соединен с первыми входами первого, второго и третьего элементов И блока управления, выходы которых соединены соответственно с первым входом первого элемента ИЛИ блока управления, счетным входом счетчика й входом сброса блока регистровой памяти, информационные входы и выходы которого соединены.соответственно с выходами и информационными входами _ζ счетчика, нулевой выход триггера блока управления соединен с первьм входом четвертого элемента И, выход которого соединен с вторьк входом первого .элемента ИЛИ блока управления, выход которого соединен с входом обращения блока регистровой памяти, второй и третий входы первого элемента И блока управления соединены соответственно с выходом второго элемента ИЛИ блока управления и выходом элемента И-НЕ, входы которого соединены с соответствующими выходами регистра, информационные входы которого соединены с выходами шифратора, вторые входы второго и четвертого элементов И блока управления объединены и являются входом синхронизации устройства, третьи входы второго и четвертого элементов И блока управления объединены и являются входом запуска устройства, второй вход третьего элемента И блока управления, установочные входы счетчика и регистра, первые входы установки в ”0” первого и второго триггеров всех узлов контроля объединены и являются входом сброса устройства, в каждом узле контроля выходы >

   1 149265 первого и второго элементов НЕ соединены с первыми входами соответствен- [ но первого и второго элементов И, выходы которых соединены с единичными входами соответственно первого и второго триггеров, единичные выходы которых соединены соответственно с первьыи и вторыми входами формирователей импульсов, вторые входы установки в О первого и второго триггеров соединены с выходом первого формирователя импульсов, вторые входы первого и второго элементов И каждого узла контроля объединены с входами второго и первого элементов НЕ со- _v ответственно, вторые входы первого и второго элементов И всех узлов контроля соединены попарно со всеми возможными парами выходов контролируемого блока, выходы первых и вторых формирователей импульсов узлов контроля соединены соответственно с входами шифратора и с входами второго элемента ИЛИ блока управления, выходы регистра соединены с входами блока индикации.