SU1589278A1 - Сигнатурный анализатор - Google Patents
Сигнатурный анализатор Download PDFInfo
- Publication number
- SU1589278A1 SU1589278A1 SU874292943A SU4292943A SU1589278A1 SU 1589278 A1 SU1589278 A1 SU 1589278A1 SU 874292943 A SU874292943 A SU 874292943A SU 4292943 A SU4292943 A SU 4292943A SU 1589278 A1 SU1589278 A1 SU 1589278A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- switch
- output
- inputs
- group
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Изобретение относитс к вычислительной технике и может использоватьс дл контрол и диагностировани дискретных объектов. Цель изобретени - повышение достоверности контрол . Сигнатурный анализатор содержит элемент ИЛИ 1, шифратор 2, переключатель 3, блок 4 переключателей, блок 5 сравнени , элемент И 6, формирователь 7 сигнатур, блок 8 индикации. Анализатор позвол ет блокировать вли ние цепей обратной св зи при поиске неисправных элементов объекта диагностировани . 2 ил.
Description
1
(21 ) 4292943/24-24
(22)03.08.87
(46) 30.08.90, Бюл. № 32
(72) Н.В.Шмарук, А.И.Подгорский,
М.Г.Дайновский, С.А.Муравьев
и А.В.Шачок
(53)681.326.7 (088.8)
(56 ) Авторское свидетельство СССР №1174944, кл. G 06 F 15/46, 1983.
Авторское свидетельство СССР № 117934, кл. G 06 F 11/00, 1984.
(54)СИГНАТУРНЫЙ АНАЛИЗАТОР
(57) Изобретение относитс к вычислительной технике и может использоватьс zyiH контрол -и диагностировани дискретных объектов, Целъ изобрете- .. НИН - повышение достоверности контрол . Сигнатурный анализатор-содержит элемент ИЛИ 1, шифратор 2, переключатель 3, блок 4 переключателей, блок 5 сравнени , элемент И 6, формироваг тель 7 сигнатур и блок 8 индикации. Анализатор позвол ет блокировать вли- . ние цепей обратной св зи при поиске неисправных элементов объекта диагностировани , 2 и-п..
РФ
фиг 1
ИзоОретение относитс к вычислительной техннке и предназначено дл поиска неисправностей в аппаратных средствах цифровой вычислительной техники , в том числе дл анализа выходных послецовательностей при тестовом контроле цифровых узлов ЭВМ,
Цель изобретени - повышение достоверности контрол .
На фиг, 1 изображена структурН(1 сигнатурного анализатора; ни фиг, 2 - схема шифратора.
Сигнатурный анализатор (фиг, 1 ) содержит элемент ИЛИ 1, шифратор 2, переключатель 3, блок 4 переключате-г лей, блок 5 сравнени , элемент .И 6, формирователь 7 сигнатур, блок 8 индикации , информационный синхровход 9, информационный вход 10, группу 11 входов задани услови запуска ан.али- затора, группу 12 входов задани : режима анализатора, шину 13-ло1 ичес- кой единицы и шину 14 логического нул ,
Шифратор 2 (фиг, 2) лмеет-выхода 15 и 16 и содержит компараторы 17 и 18, элемент ИЛИ 19 и элемент 20 сравнени .
Сигнатурный анализатор работает : следующим образом.
7 В исходном состо нии регистр формировател 7 сигнатур установлен в нулевое состо ние (цепи установки ус- ловно не показаны),,Синхровход 9 подключаетс к точке контролируемого цифрового узла либо к управл ющему выходу устройства контрол цифровых узлов,. где прйсутс вуют тактовые .импульсы , определ ющие моменты регистрации контролируемого потока данных. Входы 1 подключаютс к точкам провер емого цифрового узла, логические состо ни которых определ ют услови запуска формировател 7 сигнатур. Информационный вход 10 подключаетс к точкам контролируемого цифрового узла , где присутствуют контролируемые потоки данных.
Шифратор 2 преобразует входной по- /ГОК данных на информационном входе 10 в двухразр дный параллельный код. В зависимости от состо ни информаид- онного входа 10 шифратор 2 кодирует каждьй бит контролируемого потока данных следующим образом:
I1
Выход 15 О
1
Выход 16 1
Г
Q
0 5
0
0
5
5 0
Z1О
В первых двух случа х на выходе 16 первого шифратора 2 присутствует сигнал логической единицы: при поступлении на вход 10 уровн логического нул на выходах компараторов 17 и 18 формируютс состо ни логического нул , которые сравниваютс элементом 20. сравнени , при поступлении на вход 10 уровн логической единищл на выходах компараторов 17 и 18 формируютс уровни логической единицы, в результате сравнени на выходе 16 элемента 20 сравнени формируетс уровень логической единицы, разрешающий прохождение синхроимпульсов с синхровхода 9 анализатора через элемент И 6 на синхрот ход ф.ормировател 7 сигнатур, который в пределах измерительного строба осу- ществл ет сжатие данных, поступающих на его информационный вход с выхода 15 шифратора 2, Если на информационном входе 10 анализатора имеетс сигнал Z, соответствующий третьему состо нию, то на-выходе 16 шифратора формируетс уровень логического , который запрещает прохождение синхроимпульсов через элемент И 6, При этом формирователь 7 сигнатур продолжает оставатьс в состо нии, предшествовавшем по- влению сигнала третьего состо ни . Если при неисправности третье состо ние измен етс на логический уро.вень нул или единицы, то результирующа сигнатура-, сформированна формирователем 7 сигнатур, отличаетс от эталонной при условии, что во все моменты по влени неисправности на третьем входе элемента И 6 не присутствует уровень логического нул ,
Iи блок 5 разрешают прохождение тактовых импульсов, поступающих на фор- шрбватель -7 сигнатур с синхроахода 9, Условием прохождени тактовых импульсов- , т,е. рабрты формировател 7 сигнатур по сжатию контролируемого потока данных, поступающего с информационного входа 10, вл етс равенство двоичного кода, набранного на переключател х блока 4 переключателей, и двоичного кода, поступающего на блок
5 по входам 11, причем каждому входу
IIпоставлен в соответствии.одан переключатель блока 4 переключателей.
Таким образом, сжатие контролируемого потока данных в формирователе 7 сигнатур происходит только в моменты времени, определ емые настройкой элемента ИЛИ и блока 5. Переключатель 3 предназначен дл блокировки результата работы блока 5, При установке переключател 3 в положение , что
соответствует уровню логической едани- д отличающийс тем, что, с
цы, на выходе элемента ШШ 1 формируетс уровень логической единицы неза висимо от результата ср авнени кодов, поступающих с блока 4 переключателей и с входов 11, При этом сигнатурный анализатор может быть использован дл сн ти сигнатур в обычном режиме. При установке переключател 3 в положе- ние О, что соответствует уровню логического нул ,-Логическое состо ние выхода элемента ИЛИ 1 зависит от. результата сравнени кодов, поступающих на входа блока 5, Указанный режим позвол ет блокировать вли ние цепей обратной св зи при поиске неисправных элементов.
Claims (1)
- Таким образом, предлагаем(эе устройство обеспечивает увеличение достоверности контрол за счет исключени ситуации , когда сигнатура исправного элемента, вход щего в кольцо обратной св зи, не соответствует эталонной из- за неисправности другого элемента кольца. Формула изобретениСигнатурньй анализатор, содержащий шифратор, элемент И, элемент ИЛИ,1520целью повышени достоверности контро л , он дополнительно содержит переключатель , блок переключателей и блок сравнени , выход которого соединен с первым входом элемента ИЛИ, второй вход и выход которого соединены соот ветственно с выходом переключател и вторым входом элемента И, третий вход и выход которого соединены соот ветственно с вторым выходом шифратор и Тактовым входом формировател сигнатур , перва группа входов блока сравнени подключена к группе выходо Блока переключателей, втора группа входов блока- сравнени вл етс груп пой входов задани услови запуска анализатора, первый информационный , вход переключател и перв группаинформационных входов блока переклю- 30 чателей подключены к шине логаческой единицы, второй информационный вход .переключател и втора группа информа ционных входов блока переключателей подключены к шине логического нул управл ющий вход переключател и гру па управл ющих входов блока переключателей Явл ютс входами задани режима анализатора.2535формирователь сигнатур и блок индикации , ВХОФ1 которого подключены к выходам формировател сигнатур, инфор- мацибнный вход которого подключен к - первому выходу шифратора, вход, которого вл етс информационным входом анализатора, первый вход элемента И вл етс синхровходом анализатора,50целью повышени достоверности контрол , он дополнительно содержит переключатель , блок переключателей и блок сравнени , выход которого соединен с первым входом элемента ИЛИ, второй вход и выход которого соединены соответственно с выходом переключател и вторым входом элемента И, третий вход и выход которого соединены соответственно с вторым выходом шифратора и Тактовым входом формировател сигнатур , перва группа входов блока сравнени подключена к группе выходов Блока переключателей, втора группа входов блока- сравнени вл етс группой входов задани услови запуска анализатора, первый информационный , вход переключател и перв группаинформационных входов блока переклю- 0 чателей подключены к шине логаческой единицы, второй информационный вход .переключател и втора группа информационных входов блока переключателей подключены к шине логического нул управл ющий вход переключател и гругг па управл ющих входов блока переключателей Явл ютс входами задани режима анализатора.55IBо-f7IB19fS2016Фuz.Z
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874292943A SU1589278A1 (ru) | 1987-08-03 | 1987-08-03 | Сигнатурный анализатор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874292943A SU1589278A1 (ru) | 1987-08-03 | 1987-08-03 | Сигнатурный анализатор |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1589278A1 true SU1589278A1 (ru) | 1990-08-30 |
Family
ID=21322740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874292943A SU1589278A1 (ru) | 1987-08-03 | 1987-08-03 | Сигнатурный анализатор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1589278A1 (ru) |
-
1987
- 1987-08-03 SU SU874292943A patent/SU1589278A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4122995A (en) | Asynchronous digital circuit testing system | |
US4342112A (en) | Error checking circuit | |
SU1589278A1 (ru) | Сигнатурный анализатор | |
SU1285411A1 (ru) | Устройство дл контрол генераторов | |
SU1071979A1 (ru) | Устройство дл диагностики цифровых узлов | |
SU1332322A1 (ru) | Устройство дл контрол логических блоков | |
SU962958A1 (ru) | Устройство дл обнаружени сбоев синхронизируемой цифровой системы | |
SU1624459A1 (ru) | Устройство дл контрол логических блоков | |
SU1410037A1 (ru) | Устройство дл контрол логических блоков | |
SU1149265A1 (ru) | Устройство дл формировани тестов диагностики дискретных блоков | |
SU955072A1 (ru) | Устройство дл проверки функционировани логических схем | |
SU1234840A1 (ru) | Устройство дл непрерывного диагностировани однотипных логических блоков | |
SU1348758A1 (ru) | Устройство дл контрол и диагностики многоканальной цифровой аппаратуры | |
SU1336037A1 (ru) | Устройство дл контрол электрического монтажа | |
SU661552A1 (ru) | Устройство дл тестового диагностировани логических блоков | |
SU1130880A1 (ru) | Устройство дл контрол электрического монтажа | |
SU1317400A1 (ru) | Способ тестового диагностировани безынерционных объектов | |
SU1221653A2 (ru) | Пересчетное устройство с контролем | |
SU1432528A2 (ru) | Устройство дл контрол функционировани логических блоков | |
SU1160417A1 (ru) | Устройство дл контрол цифровых узлов | |
SU962913A1 (ru) | Устройство дл фиксации сбоев электронно-вычислительной машины | |
SU1029176A1 (ru) | Устройство дл ввода аналоговой информации | |
JPS588351A (ja) | 演算試験回路 | |
SU1084801A1 (ru) | Устройство дл индикации отказов в резервированных системах | |
SU1663582A1 (ru) | Устройство дл контрол монтажа |