SU962958A1 - Устройство дл обнаружени сбоев синхронизируемой цифровой системы - Google Patents

Устройство дл обнаружени сбоев синхронизируемой цифровой системы Download PDF

Info

Publication number
SU962958A1
SU962958A1 SU813249902A SU3249902A SU962958A1 SU 962958 A1 SU962958 A1 SU 962958A1 SU 813249902 A SU813249902 A SU 813249902A SU 3249902 A SU3249902 A SU 3249902A SU 962958 A1 SU962958 A1 SU 962958A1
Authority
SU
USSR - Soviet Union
Prior art keywords
control
output
inputs
signal
input
Prior art date
Application number
SU813249902A
Other languages
English (en)
Inventor
Виталий Пиусович Карчевский
Наталья Васильевна Карчевская
Валерий Михайлович Ковтун
Анатолий Михайлович Тюльтин
Original Assignee
Стахановский Филиал Коммунарского Горно-Металлургического Института
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Стахановский Филиал Коммунарского Горно-Металлургического Института filed Critical Стахановский Филиал Коммунарского Горно-Металлургического Института
Priority to SU813249902A priority Critical patent/SU962958A1/ru
Application granted granted Critical
Publication of SU962958A1 publication Critical patent/SU962958A1/ru

Links

Landscapes

  • Debugging And Monitoring (AREA)

Description

Изобретение отиоситс  к автомати-- N ке и вычислительной технике и может найти применение дл  диагностировани  синхронизируекых цифровых систем .
Дл  диагностировани  сбоев в цифровых системсос, в общем случае необходимо сбой обнаружить, зафиксировать , а затем дешифрировать р зультат дл  получени  информации о месте сбо .
известно устройство дл  фиксации сбоев, которое содержит счетчик,дешифратор , два элемента ИЛИ, группу элементов И, реле времени, элемент НЕ, генератор импульсов, формирователь , выходной регистр и регистр пам ти 1.
Однако данное устройство не позвол ет обнаружить сбои, возникающие в результате логических-гонок.
Наиболее близким по технической сущности к предлагаемому  вл етс  дискриминатор логических сигналов/ содержащий триггеры, к выходам которых , подсоединен дешифратор дл  преобразовани  состо ни  указанных триггеров в сигналы, соответствующие определенным видам переходного процесса в исследуемой точке. Выходы
дешифратора служат дл  визуального отображени  изменени  сигнала f2j.
С помощью дискриминатора логичес- 5 ких сигналов невозможно обнаружить сбой в некоторой линии передачи данных между блоками цифровой-системы, так как кроме фиксации перехода сигнала от уровн  логической 1 к 10 уровню логического О и наоборот, . необходима еще и фиксаци  момента времени, в которой этот переход совершен . Последн   же не входит в функции дискриминатора.
Таким образом, дискриминатор ло15 гических сигналов не позвол ет получить важную информацию, необходимую дл  локализации неисправного блока в синхронизируекых цифровых системах.
Цель изобретени  - расширение
20 функциональных возможностей устройства путем обнаружени  сбоев, вызванных логическими сост зани ми.
Поставленна  цель достигаетс  тем, что в устройство дл  обнаружени 
25 сбоев, содержащее к узлов контрол , в состав каждого из которых вход т два триггера, элемент НЕ, элемент И-НЕ, элемент индикации, причем в каждом узле контрол  нулевые выходы
30 первого и второго триггеров соединены с соответствующими входами элемента И-ГЕ, выход которого соединен с входом элемента индикации и  вл ет с  выходом узла контрол , информационные входы узлов контрол  образуют группу информационных входов устройства , котора  соединена с выходами соответствующих блоков контролируемой система, введены элемент И в каждый узел контрол , элемент ЙЛИ-НЕ причем первый и второй входы элемента И соединены соответственно с входами синхронизации, и управлени  данного узла контрол , выход элемента И соединен с V-входами первого и второ го триггеров, R-входа которых объеди нены и соединен с входом начальных установок узла контрол , информацион ный вход узла контрол  соединен с Твходом первого триггера и через элемент НЕ соединен с Т-входом второго триггера, входы синхронизации всех узлов контрол  образуют группу входов синхронизации устройства и соединены с соответствующими выходами блока синхронизации контролируемой системы, выходы узлов контрол  соединены с соответствующими входами элемента ИЛИ-НЕ, выход которого соединен с входами управлени  всех канальных узлов и  вл етс  выходом устройства, входы начальных установо всех узлов контрол  соединены с вхо дом начальных установок устройства. На чертеже приведена;, структурна  схема устройства дл  обнаружени  сбоев контролируемой системы. Предлагаемое устройство дл  обнаружени  сбоев ,содержит элемент ИЛИ-Н 2, узлы 3 контрол , блок 4 синхрониза1ции контролируемой системы, блоки 5 контролируемой систе№л, первый триггер б, второй триггер 7, элемент НЕ 8, элемент И 9, элемент И-НЕ 10, элемент 11 индикации, вход 12 синхронизации узла 3 контрол , вход 13 управлени  узла 3 контрол , информационный вход 14 узла 3 контрол , вход 15 начальны х уста:новок узла 3 контрол , выход 16 устройства, вход 17 начальных установок устройства. Данное устройство предназначено дл  обнаружени  сбоев, возникающих, в частности из-за логических сост заний в цифровых синхронизируемых системах. Они сопровождгцотс  изменением выходных сигналов блоков во врем  синхроимпульса, то есть выходной сигнал не остаетс  неизменным, равны О или 1, а измен етс  от О к 1 и наоборот однократно или многократно. На этом основываетс  принцип действи  устройства. Устройство работает следующим образом. В начале работы по входу 17 начальных установок устройства все узлы 3 контрол  устанавливаютс  в начальное положение. На нулевых выходах триггеров устанавливаютс  сигналы 1, а на выходе элемента И-НЕ Юсигнал О, следовательно на элемент 11 индикации напр жение не поступает . Посредством элемента ИЛИ-НЕ-2 на всех входах 13 управлени  узлов 3 контрол  устанавливаютс  сигналы 1. Если в цифровой системе нет сбоев, то устройство функционирует следующим образом-. С блока 4 синхронизации контролируемой системы на один из рабочих блоков 5 контролируемой системы и на один из узлов 3 контрол  поступает синхроимпульс. На выходе блока 5 устанавли .ваетс  сигнал 1 или сигнал О. Поступление синхроимпульса (уровень сигнала 1) на вход 12 синхронизации узла контрол  вызывает сигнал 1 на выходе элемента И 9, а значит сигнал 1 на входах триггеров 6 и 7. По этой причине становитс  возможной реакци  триггеров 6 и 7 на изменение сигнала на Т-входах, один из которых подключен непосредственно к информационному входу 14 узла 3 контрол , а другой - к этому же входу через элемент НЕ-8, но при исправном функционировании блока 5, на выходе которого сигнал во врем  синхроимпульса не измен етс , а значит не измен ютс  сигнал на информационном входе 14 узла 13 контрол  и состо ние триггеров б и 7. Таким образом, если в цифровой системе нет сбоев, то состо ние всех узлов 3 контрол  при функционировании системы не измен етс . При возникновении сбо  в ци.фровой системе с блока 4 синхронизации контролируемой цифровой системы на один из рабочих блоков 5 контролируемой системы- и на один из узлов 3 контрол , как и прежде, поступает синхроимпульс. Но в этом случае на выходе блока 5 сигнал не устанавливаетс  и измен етс  от О до 1 или наоборот, возможно многократно. Поступление синхроимпульса на вход 12 синхронизации узла 3 контрол  делает возможной, как уже рассматривалось, реакцию триггеров б и 7 на изменение сигнала на информационном входе 14. Причем из-за наличи  двух триггеров б и 7 и элемента НЕ В первое же изменение сигнала на информационном входе 14 от до 1 или наоборот вызывает переброс одного из триггеров. На выходе элемента И-НЕ 10 устанавливаетс  сигнал 1 и элемент 11 индикации индицирует сбой. Источник сбо  однозначно определ етс  сработавшим узлом 3 контрол , который регистрирует первый сбой, что достигаетс  наличием обратной св зи с выхода элемента ИЛИ-НЕ -2 на входы 13 управлени  .всех узлов 3 контрол . При первом же перебросе триггера любого узла 3
контрол  сигнал О с выхода элемента ИЛИ-НЕ -2 поступает на вход управлени  узлов 3 контрол . На выходе элементов и 9 устанавливаетс  сигнал О, который поступает на Г-входы триггеров 6 и 7, в результате чего триггеры 6 и 7 перестают реагировать на сигналы, поступающие на Т-входы.
С выхода 16 устройства сигнал о возникновении сбо  может передаватьс  в блок управлени  цифровой системой дл  фиксации такта, на котором произошел сбой.
Таким образом, устройство позвол ет определ ть сбои, вызванные логическими сост зани ми. Возможность индикации узла контрол , первым обнаружившего сбой, повышает эффективность и надежность контрол .

Claims (2)

1. Авторское свидетельство СССР 601695, кл. G 06 F 11/00, 1978.
2. Авторское свидетельство СССР S55354, кл. G 06 F 11/04, 1975.
SU813249902A 1981-02-13 1981-02-13 Устройство дл обнаружени сбоев синхронизируемой цифровой системы SU962958A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813249902A SU962958A1 (ru) 1981-02-13 1981-02-13 Устройство дл обнаружени сбоев синхронизируемой цифровой системы

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813249902A SU962958A1 (ru) 1981-02-13 1981-02-13 Устройство дл обнаружени сбоев синхронизируемой цифровой системы

Publications (1)

Publication Number Publication Date
SU962958A1 true SU962958A1 (ru) 1982-09-30

Family

ID=20943726

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813249902A SU962958A1 (ru) 1981-02-13 1981-02-13 Устройство дл обнаружени сбоев синхронизируемой цифровой системы

Country Status (1)

Country Link
SU (1) SU962958A1 (ru)

Similar Documents

Publication Publication Date Title
JPS63171051A (ja) 装置診断方法
SU962958A1 (ru) Устройство дл обнаружени сбоев синхронизируемой цифровой системы
SU1125628A1 (ru) Устройство дл обнаружени сбоев синхронизируемых дискретных блоков
SU1045229A1 (ru) Устройство дл диагностировани сбоев синхронизируемой цифровой системы
SU1120336A1 (ru) Устройство дл контрол микропроцессорной системы
SU957213A1 (ru) Устройство дл анализа неисправностей ЭВМ
SU1256028A1 (ru) Устройство дл контрол резервированной системы
SU962913A1 (ru) Устройство дл фиксации сбоев электронно-вычислительной машины
SU1084801A1 (ru) Устройство дл индикации отказов в резервированных системах
SU1128413A1 (ru) Резервированное мажоритарное устройство
SU1134940A1 (ru) Устройство дл контрол блоков синхронизации
SU896597A1 (ru) Устройство дл св зи объектов контрол с системой контрол
SU1092512A1 (ru) Устройство дл мажоритарного выбора сигналов
SU1042217A1 (ru) Мажоритарно-резервированное устройство
JPS597974B2 (ja) ル−プ伝送システムの同期装置
SU921093A1 (ru) Пересчетное устройство
JPS5836362B2 (ja) 誤り判定装置
SU1278865A1 (ru) Устройство дл ввода информации от дискретных датчиков
SU1056197A1 (ru) Устройство дл контрол распределител импульсов
SU1100766A1 (ru) Устройство дл индикации отказов в резервированных системах
SU1221770A1 (ru) Трехканальное резервированное устройство
SU1290213A1 (ru) Устройство дл контрол логических устройств
RU1354989C (ru) Устройство для контроля цифровых узлов
SU832569A1 (ru) Устройство дл счета импульсов
SU1352420A1 (ru) Логический пробник