SU1056197A1 - Устройство дл контрол распределител импульсов - Google Patents

Устройство дл контрол распределител импульсов Download PDF

Info

Publication number
SU1056197A1
SU1056197A1 SU813359552A SU3359552A SU1056197A1 SU 1056197 A1 SU1056197 A1 SU 1056197A1 SU 813359552 A SU813359552 A SU 813359552A SU 3359552 A SU3359552 A SU 3359552A SU 1056197 A1 SU1056197 A1 SU 1056197A1
Authority
SU
USSR - Soviet Union
Prior art keywords
elements
input
trigger
inputs
pulse
Prior art date
Application number
SU813359552A
Other languages
English (en)
Inventor
Оник Артемович Терзян
Тигран Сурикович Торосян
Леонид Микаелович Чахоян
Original Assignee
Предприятие П/Я А-7390
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-7390 filed Critical Предприятие П/Я А-7390
Priority to SU813359552A priority Critical patent/SU1056197A1/ru
Application granted granted Critical
Publication of SU1056197A1 publication Critical patent/SU1056197A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ РАСПРЕДЕЛИТЕЛЯ ИМПУЛЬСОВ, содержащее триггер, три элемента ИЛИ, входы первого и второго элементов ИЛИ подключены соответственно к нечетным и I ыетным выходам контролируемого распределител , отличающеес  тем, что, с целью расширени  функциональных возможностей путем обеспечени  обнаружени  одновременной генерации четных и нечетных импульсов и сбоев импульсов с разной длительностью и частотой следовани , в него введены два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, формирователь импульса и элемент И, выход которого  вл етс  выходом устройства , пр мой и инверсный выходы триггера соединены с первыми входами первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соответственно, вторые входы которых соединены соответствен .но с выходами первого и второго элементов ИЛИ, а выходы первого и второго элементов ИСКЛОЧАЩЕЕ ИЛИ соединены с соответствующими входами третьего элемента ИЛИ, выход которого соединен с первым входом элемента И, S второй вход которого соединен с вы (Л ходом формировател  импульса, вход которого соединен со счетным входом триггера и  вл етс  входом синхронизации устройства, вход установки в О триггера  вл етс  установочным входом устоойства„

Description

|:
// - 12 10
ел
а
QO
4j
./5 Изобретение относитс  к вычислительной технике и может быть использовано в блоках управлени  цифровых вычислительных устройств В блоках управлени  цифровых вычислительных устройств дл  синхронизации их работы примен ютс  распре делители импульсов, на каждом из выходов которых выдаетс  импульс, сдвинутый по времени по отношению к импульсу на предыдущем выходе о В общем случае эти импульсы имеют разные длительности, а частота их следовани  - произвольна ,, Контроль работы распределител  позвол ет сократить врем  локализации неисправности и потери машинного времени. Известно устройство дл  контрол  последовательности импульсов, содержащее элементы ИЛИ, задержки, .анализа и триггеры m. Известное устройство не позвол ет обнаруживать одновременную генерацию четных и нечетных импульсов и сдвиги этих импульсов во времени Наиболее близким по технической сущности к предлагае зму  вл етс  ус ройство, содержащее триггер, три эле мента ИЛИ, входы первого и второго из которых  вл ютс  входами устройства 2J .. Недостатками известного устройств  вл етс  то, что оно позвол ет контролировать только импульсы одинаково длительности и частоты следовани  и не всегда позвол ет обнаруживать одновременную генерацию четного и нечетного импульсов Цель изобретени - расширение фун циональных возможностей устройства путем обеспечени  обнаружени  одновременной генерации четных и нечетных импульсов и сбоев импульсов с ра ной длительностью и частотой следова ни . Цель достигаетс  тем, что в устройство дл  контрол  распределител  импульсов, содержащее триггер, три элемента ИЛИ, входы первого и второго элементов ИЛИ подключены соответственно к нечетным и четным выходам контролируемого распределител , введены два элемента ИСКЛОЧЛЩЕЕ ИЛИ, формирователь импульса и элемент И, выход которого  вл етс  выходом устройства , пр мой и инверсный выходы триггера соединены с первыми входами првого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соответственно, вtopыe входы которых соединены соответственно с выходами первого и второго элементов ИЛИ, а выходы первого и второго элементов ИСКШ}ЧАЮУ1ЕЕ ИЛИ соединены с соответствуиэщими входами третьего элемента ИЛИ, выход которого соединен с первым входом элемента И, второй вход которого соединен с выходом формировател  импульса, вход которого соединен со счетным входом триггера и  вл етс  входом синхронизации устройства , вход установки в О три1- гера  вл етс  установочным входом устройства На фиг„ 1 представлена функциональна  схема устройства дл  контрол  распределител  импульсов; на фиг. 2 временна  диаграмма работы устройства . Устройство содержит триггер 1, первый 2 и второй 3 элементы ИЛИ, первый 4 и второй 5 элементы ИСКШЧЛЮ11ЕЕ ИЛИ, формирователь 6 импульса, третий элемент ИЛИ 7 и элемент И 8. Контролиру1емые входы 9 устройства подключаютс  к нечетным, а контролируемые входы to - к четным выходам распределител . Вход 11 синхронизации устройства соедин етс  с импульсами синхронизации распределител . Вход 12 и выход 13  вл ютс  соответственно установочным входом и выходом устройства Устройство работает следующим образом . Перед началом работы через установочный вход 12 триггер 1 устанавливаетс  в нулевое состо ние , На вход 11 триггера 1 поступают импульсы синхронизации распределител  Нечетные импульсы синхронизации устанавливают триггер 1 в единичное состо ние , а четные импульсы - в нулевое Следовательно, при правильной работе распределител  на контролируемые входы элементов ИЛИ 2 и 3 будут поступать сигналы с потенциалом, совпадающим с потенциалами единичного и нулевого выходов триггера 1 соответственно , и на входах элемента 7 будут нулевые уровни. Если же в работе распределител  имеет место пропадание одного импульса, четного числа чередующихс  импульсов, прекращение генерации импульсов, одновременна  генераци  четного и нечетного импульсов или опаздывание импульса, то на входах одного из элементов k или 5 или обоих одновременно будут сигналы с несовпадаю1цими пчтенциаллми и на первый вход элемента 8 через элемент 7 поступит сигнал с единичным потенциалом. На вход формировател  6 поступают синхроимпульсы распределител . Дл предотвра|дени  по влени  ложных си(- налов ошибок на выходе устройства, обусловленных переходными процессами в распределителе после поступлени  очередного импульса синхронизации, формирователь 6 вьщает на второй вхо элемента 8 запирающий импульс длительностью t , равной суммарной за .держке распределител , элементов 2M (5 и 7. По вление положительного импульса на выходе 13 устройства  в л етс  сигналом об ошибкев работе распределител . При поступлении импульсов С1, С2 и СЗ распределитель сработает правильно после поступлени  импульса С на выходе распределител  импульс не вырабатываетс , после поступлени импульса С5 импульс вырабатываетс  с опозданием, после поступлени  импульса Сб импульсы по вл ютс  и на четном, и на нечетном (З-ем и 6-ом) 97 выходах распределител  одновременно . Пунктиром показаны выходы элементов И 2 и 3 дл  случа , когда распределитель после поступлени  импульсов С, С5 и Сб сработает неправильно (фиг. 2). Предлагаемое устройство позвол ет обнаруживать пропадание импульсов на четном или нечетном выходах распределител  , пропадание четного числа чередующихс  импульсов, а также импульсов синхронизации на выходе ис точника импульсов синхронизации, контролировать правильность и своевременность по влени  на выходе распределител  импульсов, и, в отличие от известного, обнаруживать одновременную генерацию четного и нечетного импульсов . Кроме того, предлагаемое устройство позвол ет контролировать работу распределител , на разных выходах которого импульсы имеют разные длительности и разную частоту следова ни , тогда как известное устройство позвол ет контролировать только импульсы одинаковой длительности и частоты .

Claims (1)

  1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ РАСПРЕДЕЛИТЕЛЯ ИМПУЛЬСОВ, содержащее триггер, три элемента ИЛИ, входы первого и второго элементов ИЛИ подключены соответственно к нечетным и ι
    ыетным выходам контролируемого распределителя, отличающееся тем, что, с целью расширения функциональных возможностей путем обеспечения обнаружения одновременной генерации четных и нечетных импульсов и сбоев импульсов с разной длительностью и частотой следования, в него введены два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, формирователь импульса и элемент И, выход которого является выходом устройства, прямой и инверсный выходы триггера соединены с первыми входами первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соответственно, вторые входы которых соединены соответственно с выходами первого и второго элементов ИЛИ, а выходы первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с соответствующими входами третьего элемента ИЛИ, выход которого соединен с первым входом элемента И, второй вход которого соединен с выходом формирователя импульса, вход которого соединен со счетным входом триггера и является входом синхронизации устройства, вход установки в 0 триггера является установочным входом устройства.
    (Л С
    Фиг!
SU813359552A 1981-12-03 1981-12-03 Устройство дл контрол распределител импульсов SU1056197A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813359552A SU1056197A1 (ru) 1981-12-03 1981-12-03 Устройство дл контрол распределител импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813359552A SU1056197A1 (ru) 1981-12-03 1981-12-03 Устройство дл контрол распределител импульсов

Publications (1)

Publication Number Publication Date
SU1056197A1 true SU1056197A1 (ru) 1983-11-23

Family

ID=20984454

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813359552A SU1056197A1 (ru) 1981-12-03 1981-12-03 Устройство дл контрол распределител импульсов

Country Status (1)

Country Link
SU (1) SU1056197A1 (ru)

Similar Documents

Publication Publication Date Title
GB1212213A (en) Improvements in or relating to clock synchronising circuits
SU1056197A1 (ru) Устройство дл контрол распределител импульсов
SU739537A1 (ru) Устройство дл мажоритарного выбора сигналов
SU416668A1 (ru)
SU434609A1 (ru) Устройство контроля тактовой синхронизации
SU957425A1 (ru) Устройство дл контрол последовательности импульсов
SU453707A1 (ru) Частотно-импульсный интегратор
SU1059594A1 (ru) Устройство дл контрол числа циклов работы оборудовани
SU1003321A1 (ru) Устройство задержки пр моугольных импульсов
SU1504629A1 (ru) Устройство контрол синхронизма
SU962958A1 (ru) Устройство дл обнаружени сбоев синхронизируемой цифровой системы
SU1125628A1 (ru) Устройство дл обнаружени сбоев синхронизируемых дискретных блоков
SU758547A2 (ru) Устройство синхронизации с дискретным управлением
SU1732332A1 (ru) Устройство дл контрол многоканальных импульсных последовательностей
SU1134940A1 (ru) Устройство дл контрол блоков синхронизации
SU1676076A1 (ru) Устройство дл контрол серий импульсов
SU1179374A1 (ru) Устройство регистрации отказов
SU1481768A1 (ru) Сигнатурный анализатор
SU921093A1 (ru) Пересчетное устройство
SU377698A1 (ru) Цифровой частотомер
SU807308A1 (ru) Устройство дл контрол распредели-ТЕл иМпульСОВ
SU1256195A1 (ru) Счетное устройство
SU1444776A1 (ru) Сигнатурный анализатор
SU940148A1 (ru) Устройство дл синхронизации вычислительной системы
SU1091191A1 (ru) Устройство дл моделировани веро тностного графа