SU1444776A1 - Сигнатурный анализатор - Google Patents

Сигнатурный анализатор Download PDF

Info

Publication number
SU1444776A1
SU1444776A1 SU874236257A SU4236257A SU1444776A1 SU 1444776 A1 SU1444776 A1 SU 1444776A1 SU 874236257 A SU874236257 A SU 874236257A SU 4236257 A SU4236257 A SU 4236257A SU 1444776 A1 SU1444776 A1 SU 1444776A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
group
delay
signature
switch
Prior art date
Application number
SU874236257A
Other languages
English (en)
Inventor
Юрий Александрович Ванжула
Константин Владимирович Кувшинов
Юрий Владимирович Розен
Виталий Николаевич Тупкало
Константин Михайлович Усенко
Original Assignee
Харьковское Научно-Производственное Объединение По Системам Автоматизированного Управления
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Харьковское Научно-Производственное Объединение По Системам Автоматизированного Управления filed Critical Харьковское Научно-Производственное Объединение По Системам Автоматизированного Управления
Priority to SU874236257A priority Critical patent/SU1444776A1/ru
Application granted granted Critical
Publication of SU1444776A1 publication Critical patent/SU1444776A1/ru

Links

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  контрол  и диагностики дискретных блоков. Цель изобретени  - повьппение достоверности контрол  за счет обеспечени  заданной величины сдвига между активными фронтами синхронизирующего сигнала и фронтами контролируемого сигнала. Сигнатурный анализатор содержит формирователь сигнатур, состо щий из сумматора 1 по модулю два и регистра 2 сдвига, первый блок 3 индикации, формирователь 4 коротких импульсов, группу элементов 5 задержки, мультиплексор 6, два элемента 7, 8 задержки, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 9, элемент И 10, счетчик 1 1 :мпульсов, первый переключатель 12, коммутатор 13, второй переключатель 14, дешифратор 15, второй блок 16 индикации. Сущность изобретени  состоит в обеспечении оптимального выбора величины задержки сигнала синхронизации относительно контролируемого сигнала, при котором устран етс  возможность различного воспри ти  одного и того же перепада контролируемого сигнала в смежных циклах измерени  сигнатуры. 2 ил. Ф (Л с

Description

4
N
|
О5
Фиг.1
10
1
Изобретение относитс  к вычислительной технике и может, быть исполь зовано дл  контрол  и диагностики дискретных блоков.
Цель изобретени  - повьш1ение дос товарности контрол .
На фиг. 1 изображена структурна  схема сигнатурного анализатора; на фиг. 2 - временные диаграммы его работы.
Сигнатурный анализатор содержит формирователь сигнатур, состо щий из сумматора 1 по модулю два и регистра 2 сдвига, первый блок 3 инди кации, формирователь 4 коротких импульсов , группу элементов 5,.,-5:;„ задержки , мультиплексор 6, элементы 7 и 8 задержки, элемент ИСКЛЮЧАНХНЕЕ ИГЙ 9, элемент И 10, счетчик 11 им- пульсов, первый переключатель 12, коммутатор 13, второй переключатель 1A, депшфратор 15, второй блок 16 индикации, синхровход 17, установочный 18 и инвормационный 19 входы.
Сигнатурный анализатор работает следующим образом, .
При работе сигнатурного анализатора используютс  два режима проверок: режимы Эталон и Работа. Выбор режима проверок осуществл етс  с помощью переключател  14 режийа работы путем установки на его выходе соответствующего логического сигнала управлени  коммутатором 13,
Режим Эталон используетс  дл  С н ти  сигнатур в контрольных точках эталонного (заведомо исправного) объекта диагностировани . Эталонна  сигнатура формируетс  в виде п тизначного числа: четыре цифры - это собственно сигн атура данной.контрольной точки, .а п та  цифра - формализованное значение кода временной задержки , вво20
25
ДИМОЙ вручную оператором по каналу синхронизации сигнатурного анализатора, Лри которой обеспечиваетс  устойчивое ; отображение значени  сигнатуры первым блоком 3 индикатдаи. Режим Работа используетс  ддт  поиска неисправностей в отказавшем дискретном блоке. В этом режиме предварительно необходимо с помощью переключател  12 задержки набрать код задержки эталонной сигйа- туры дл  выбранной точки. После этого производитс  измерение самой сигнатуры .
В режиме Эталон непосредственно перед измерением сигнатуры на вход. 18
144Д7762
выдаетс  сигнал Установка и происходит обнуление счетчика 11 импуль- . сов. Через синхровход 17 сигнатурного анализатора на вход формировател  4 коротких импульсов поступает сигнал синхронизации (фиг. 2а), с выхода которого .короткие синхроимпульсы (фиг. 2б), сформированные по активному положительному перепаду синхросигнала , поступают на (п+1)-вход селектора импульсов и на вход первого элемента задержки. Задержанные син- хроимпульсы с соответствующих выходов первого и второго элементов задержки (фиг. 2в и фиг. 2г) поступают па соответствующие входы мультиплексора 6,Код задержки с вых одов счетчика 11 импульсов через коммутатор 13 поступает на входы второго блока 16 индикации и дещифратора 15. При нулевом коде задержки на выходе дешифратора 15 сформируетс  сигнал управлени ,который откроет мультиплексор по первому его входу,в результате черо на синхровход регистра 2 сдвига поступа- , ют синхроимпульсы, имеющие нулевую задержку относительно синхроимпульсов, поступающих на синхровход 17 сигна - ту1:ного анализатора. Данные импульсы с з&держкой, равной , где номинальнаГ задержка контролируемого сигнала, с выхода элемента 7 задержки поступают на первый вход элемента И 10, а контролируемый сигнал через информационный вход 19 (фиг. 2е) поступает на информационней вход сумматора 1 по модулю два, на первый (че- рез элемент 8 задержки о задержкой на врем  (фиг. 2ж)) и на второй входы элемента ИСКЛЮЧАЮ1ДЕЕ ИЛИ 9. На выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 9 сформируетс  импульс длительн(х;тью .€, передний фронт которого совпадает с .. фронтом.контролируемого сигнала (фиг. 2з). Этот импульс поступает на второй вход элемента И 10 и на его выходе формируетс  импульс (фиг. 2к), факт существовани  которого означает, что.активный фронт синхроимпульса, по которому произошло занесение информации в регистр 2 с/двига, дежит в области возможных флуктуации фронта информатд;ионного сигнала, поэтому дл  устойчивого (однозначного) формировани  значени  сигнатуры дл  данной контрольной точки объекта диагностировани  необходимо увеличить задержку сигнала синхронизации относительно
30
35
40
45
50
55
входного контролируемого (информационного ) сигнала.
Сформированный импульс с выхода элемента И 10 поступает на счетный вход счетчика 11 импульсов и увеличи- вает значение счетчика t1 на единицу, На этом первый цикл установки задержки заканчиваетс . Очередной цикл начинаетс  с того, что дешифратор 15 ю в зависимости от значени  кода на выходе счетчика 11 импульсов вырабатывает соответствуювшй управл ющий сигнал (соответствующий унитарный выходной код), который иницирует про- 15 хождение через мультиплексор 6 импульсов , поступающих с первого выхода элементов 5 задержки, т.е. импульсов с задержкой, равной ,1 относительно активного фронта синхросигнала, 20 поступающего на синхровход 17 (фиг. 2д) ,. т.е. второй цикл. Аналогичным образом снова происходит:анализ попа- : Дани  активного фронта, задержанного на врем  f, синхроимпульса в область возможных флуктуации фронта контролируемого (информационного) сигнала. Если задержка синхроимпульсов снова окажетс  недостаточной, то
сора 6 подключаетс  тот его вход, который сооответствует эталонному коду задержки. Необходимо отметить, что выбор значени  временной задерж ки (области возмджньгх флуктуации фронтов контролируемых сигналов объекта диагностировани ) производитс  с некоторым запасом относитель но расчетного значени , поэтому в режиме Работа исключаетс  возможность совпадени  фронтов контролируемых сигналов с активными фронтами сигнала синхронизации.
Таким образом, в предлагаемом сиг натурном анализаторе исключаетс  совпадение активных фронтов синхронизирующего сигнала с фронтами контролируемых сигналов, в результате чего повышаетс  достоверность контрол .

Claims (1)

  1. Формула изобрете ни 
    25 Сигнатурный анализатор, содержащий формирователь сигнатур, элемент ИСКЛЮЧАМ1ЩЕ 1ШИ, элемент И, первый элемент задержки и первьш блок индикации , причем информационный вход содержание счетчика 11 импульсов сно- 30 Формировател  сигнатур соединен с ва увеличитс  на единицу. Б случае ., входом элемента ИСКЛ10ЧА1001ЕЕ ИЛИ и установлени  оптимальной задержки подсчет импульсов прекращаетс  и вторым блоком 16 индикации отображаетс 
     вл етс  информационным входом анализатора , выход элемента исключающее ИЛИ соединен с первым входом элемента
    неизменное значение кода оптимальной „ И, второй вход которого соединен с
    задержки, а после окончани  последующего цикла измерени  сигнатуры на табло первого блока 3 индикации фиксируетс  истинное (эталонное) . значение .сигнатуры, характеризующей выбранную контрольную точку объекта диагностировани .
    В режиме Работа сигнатурный анализатор работает следующим образом . Выбор режима Работа осуществл етс  с помощью переключател  14 режима работы. Б результате данного Iвыбора на выход коммутатора 13 подключаетс  втора  группа его входов, ° соединенна  с выходами переключател  12 задержки. Непосредственно перед измерением сигнатуры в выбранной контрольной точке с помощью цереклю- чател  12 задержки набираетс  соответствующий эталонный код задержки, контроль установки которого-есуществ- л етс  с помощью второго блока 16 индикации. В результате срабатывани  дешифратора 15 на выход мультиплек45
    выходом первого элемента задержки, группа информационных выходов форми ровател  сигнатур соединена с групп информационных входов первого блока 40 индикации, отличающийс.  тем, что, с целью повьш1ени  достоверности контрол , анализатор -содер жит формирователь коротких импульсо группу из п последовательно соединенных элементов задержки, мультиплексор , второй элемент задержки, счетчик импульсов, коммутатор, два переключател , дешифратор и второй блок индикации, причем вход формиро вател  коротких импульсов  вл етс  синхровходом анализатора, выход фор мировател  коротких импульсов соеди нен с (п+1)-ым информационным входом мультиплексора и вх,одом первог элемента задержки группы, выходы элементов задержки группы соединены первого, по п-й информационными вход ми мультиплексора, группа управл ющих входов которого соединена с
    50
    55
    сора 6 подключаетс  тот его вход, который сооответствует эталонному коду задержки. Необходимо отметить, что выбор значени  временной задержки (области возмджньгх флуктуации фронтов контролируемых сигналов объекта диагностировани ) производитс  с некоторым запасом относительно расчетного значени , поэтому в режиме Работа исключаетс  возможность совпадени  фронтов контролируемых сигналов с активными фронтами сигнала синхронизации.
    Таким образом, в предлагаемом сигнатурном анализаторе исключаетс  совпадение активных фронтов синхронизирующего сигнала с фронтами контролируемых сигналов, в результате чего повышаетс  достоверность контрол .
    Формула изобрете ни 
    Сигнатурный анализатор, содержащий формирователь сигнатур, элемент ИСКЛЮЧАМ1ЩЕ 1ШИ, элемент И, первый элемент задержки и первьш блок индикации , причем информационный вход Формировател  сигнатур соединен с входом элемента ИСКЛ10ЧА1001ЕЕ ИЛИ и
     вл етс  информационным входом анализатора , выход элемента исключающее ИЛИ соединен с первым входом элемента
    5
    выходом первого элемента задержки, группа информационных выходов форми- ровател  сигнатур соединена с группой информационных входов первого блока 0 индикации, отличающийс.  тем, что, с целью повьш1ени  достоверности контрол , анализатор -содержит формирователь коротких импульсов, группу из п последовательно соединенных элементов задержки, мультиплексор , второй элемент задержки, счетчик импульсов, коммутатор, два переключател , дешифратор и второй блок индикации, причем вход формировател  коротких импульсов  вл етс  синхровходом анализатора, выход фор- мировател  коротких импульсов соеди«- нен с (п+1)-ым информационным входом мультиплексора и вх,одом первого элемента задержки группы, выходы элементов задержки группы соединены fe первого, по п-й информационными входами мультиплексора, группа управл ю . щих входов которого соединена с
    0
    5
    группой выходов дешифратора, выход мультиплексора соединен с синхро- входом формировател  сигнатур и входом первого элемента задержки, информационный вход анализатора через второй элемент задержки соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, счетный вход счетчика импульсов соединен с вькодом элемента И, установочный вход счетчика импульсов  вл етс  установочным входом анали % ;
    затора, группа разр дных выходов счетчика импульсов соединена с первой группой: информационных входов коммутатора , втора  группа информационных входов которого соединена с группой выходов первого переключател , уп- « равл ющий вход коммутатора соединен с выходом второго переключател , группа выходов коммутатора соединена с группами входов дешифратора и второго блока индикации.
SU874236257A 1987-04-27 1987-04-27 Сигнатурный анализатор SU1444776A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874236257A SU1444776A1 (ru) 1987-04-27 1987-04-27 Сигнатурный анализатор

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874236257A SU1444776A1 (ru) 1987-04-27 1987-04-27 Сигнатурный анализатор

Publications (1)

Publication Number Publication Date
SU1444776A1 true SU1444776A1 (ru) 1988-12-15

Family

ID=21300812

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874236257A SU1444776A1 (ru) 1987-04-27 1987-04-27 Сигнатурный анализатор

Country Status (1)

Country Link
SU (1) SU1444776A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство.СССР № 1048475, кл. С, 06 F 11/00, 1982. Авторское свидетельство СССР № .1141415, кл. С 06 F 11/26, 1981. *

Similar Documents

Publication Publication Date Title
SU1444776A1 (ru) Сигнатурный анализатор
SU1495779A1 (ru) Устройство дл ввода информации
SU1383360A1 (ru) Сигнатурный анализатор
SU563656A1 (ru) Устройство контрол дальномера
SU1461230A1 (ru) Устройство дл контрол параметров объекта
SU1160417A1 (ru) Устройство дл контрол цифровых узлов
SU1269028A1 (ru) Цифровой измеритель скорости дл микропроцессорных систем
SU1381419A1 (ru) Цифровой измеритель длительности временных интервалов
SU1387182A1 (ru) Программируемый многоканальный таймер
SU1003321A1 (ru) Устройство задержки пр моугольных импульсов
SU1177920A1 (ru) Устройство дл измерени коэффициента ошибок в цифровых системах передачи
JPS589387Y2 (ja) パルス信号の周期識別回路
SU1085005A2 (ru) Устройство дл цикловой синхронизации
SU786040A1 (ru) Приемник дискретной информации
SU1238194A1 (ru) Умножитель частоты
SU744361A1 (ru) Цифровой усредн ющий фазометр
SU1149266A1 (ru) Устройство дл контрол логических блоков
SU1270773A1 (ru) Сигнатурный анализатор
SU1213432A1 (ru) Цифровой фазометр
SU1427370A1 (ru) Сигнатурный анализатор
SU1223234A1 (ru) Устройство дл контрол логических блоков
SU1430956A1 (ru) Многоканальный сигнатурный анализатор
SU1374439A1 (ru) Устройство дл автоматического определени коэффициента ошибок
SU1481767A1 (ru) Анализатор сигнатур с квазисинхронизацией
SU926777A2 (ru) Устройство дл контрол качества дискретных каналов св зи