SU1676076A1 - Устройство дл контрол серий импульсов - Google Patents

Abstract

Изобретение относитс  к импульсной технике и может найти применение при проектировании аппаратуры автоматического контрол  дискретн ых устройств, в частности при проектировании устройств дл  обнаружени  сбоев при испытани х электронных блоков. Целью изобретени   вл етс  повышение достоверности контрол  серий импульсов . Устройство включает в свой состав регистр 1 пам ти, выполненный на счетных триггерах 2, логические элементы ИЛИ 4, ЗАПРЕТ 6, И 9, блок 10 формировани  импульсов по задним фронтам сигналов, фор- мирователь 5 импульсов, входные информационные шины 3 и шину 8 обнулени , а также выходную шину 7. При использовании изобретени  в устройствах дл  контрол  серий импульсов обеспечиваетс  возможность проведени  более точного контрол  за счет обнаружени  ложных импульсов внутри контролируемых серий. Причем обнаружение ложных импульсов происходит как при возникновении одиночного ложного импульса, так и при одновременном возникновении на соседних шинах ложного и рабочего импульсов. 2 ил. (/ С

Description

о

X о с

ч

о

Фиг 7

Изобретение относитс  к импульсное технике и может найти применение при проектировании аппаратуры автоматического контрол  дискретных устройств, в частности при проектировании устройств дл  обнаружени  сбоев при испытани х электронных блоков.

Целью изобретени   вл етс  повышение достоверности контрол  серий импульсов .

На фиг. 1 представлена функциональна  схема устройства; на фиг. 2 - временные диаграммы его работы.

Устройстве дл  контрол  серий импульсов содержит регистр 1 пам ти, состо щий из триггеров 2.1-2.N, тактовые входы которых объединены с соответствующими вход- ными шинами 3 устройства, а входы обнулени  объединены и подключены к выходу элемента ИЛИ 4 и через формирова- тель 5 импульсов к инверсному входу элемента ЗАПРЕТ 6. Выход элемента ЗАПРЕТ 6 соединен с выходной шиной 7 и первым входом элемента ИЛИ 4, второй вход которого объединен с шиной 8 обнуле- ни  устройства, а третий его вход подключен к выходу элемента И 9. Входы элемента 1/1 попарно объединены с одноименными входами блока 10 формировани  импульсов по задним фронтам сигналов и подключены к соответствующим выходам регистра 1 пам ти , а пр мой вход элемента ЗАПРЕТ 6 соединен с выходом блока 10 формировани  импульсов по задним фронтам сигналов .

Блок 10 формировани  импульсов по задним фронтам сигналов в общем случае представл ет собой набор формирователей импульсов по задним фронтам входного сигнала, выходы которых объединены через элемент ИЛИ. Причем каждый из формирователей импульсов по заднему фронту входного сигнала может, например, содержать элемент И, входы которого, соответственно, через инвертор и элемент задержки соеди- нены с входной шиной формировател .

Устройство работает следующим образом .

После включени  питани , перед началом работы по шине 8 подаетс  обнул ю- щий сигнал (фиг. 2а), привод щий устройство в исходное состо ние, По окончании обнул ющего сигнала на всех элементах схемы и, следовательно, на выходной шине 7 по вл етс  нулевой уровень напр - жени . Импульсы серий на входных шинах 3 устройства при этом отсутствуют.

Импульсы контролируемых серий, поступающие на входные шины 3 устройства (фиг. 26, в, г)устанавливают счетные триггеры регистра 1 в единичное состо ние (фиг. 2д. е, ж).

С выходов счетных триггеров 2-1...2-N регистра 1 сигналы поступают на входы элемента И 9. В момент времени, когда на всех входах элемента И 9 установ тс  сигналы единичного уровн , на его выходе по витс  сигнал ,фиг. 2з, поступающий на вход элемента ИЛИ 4, С выхода элемента ИЛИ 4 этот сигнал поступает на вход формировател  5 импульсов и на установочные входы счетных триггеров 2-1...2-N. На выходе формировател  5 формируетс  сигнал (фиг. 2л), поступающий на инверсный вход элемента ЗАПРЕТ 6. Этот сигнал запрещает прохождение импульсов единичного уровн  через элемент ЗАПРЕТ 6 на врем  действи  сигнала . Одновременно с этим триггеры 2-1 ...2- N регистра 1 возвращаютс  в исходное нулевое состо ние (фиг. 2д, е, ж). В св зи с этим на входах блока 10 измен етс  уровень сигналов (из единицы в ноль) и на его выходе формируетс  импульс единичного уровн  (фиг. 2и), который поступает на пр мой вход элемента ЗАПРЕТ 6. Ввиду того, что в это врем  на инверсном входе элемента ЗАПРЕТ 6 находитс  сигнал единичного уровн , на выходе элемента ЗАПРЕТ 6 и, следовательно, на выходной шине 7 устройства будет оставатьс  сигнал нулевого уровн  (фиг. 2м), говор щий о нормальной последовательности импульсов в контролируемой серии.

В случае возникновени  ложных импульсов внутри контролируемой серии (фиг, 2, интервал времени ti -tzj устройство работает следующим образом.

На одной из входных шин 3, где уже зафиксирован счетным триггером контролируемый импульс, возникает ложный импульс (фиг. 26), который устанавливает счетный триггер в исходное состо ние (фиг. 2д). В результате этого на одном из входов блока 10 выделени  заднего фронта импульсов происходит изменение уровн  сигнала с единичного на нулевой. По этому перепаду на выходе блока 10 формируетс  единичный импульс (фиг. 2и), поступающий на вход элемента ЗАПРЕТ 6. Ввиду того, что на инверсном входе элемента ЗАПРЕТ 6 находитс  сигнал нулевого уровн , импульс с выхода блока 10 выделени  заднего фронта импульсов через элемент ЗАПРЕТ 6 проходит на выходную шину 7 устройства (фиг. 2м), сигнализиру  о сбойной ситуации. Одновременно этот сигнал через элемент ИЛИ 4 поступает на установочные входы счетных триггеров 2 регистра 1 и на запуск формировател  5 импульсов. На выходе формировател  5 формируетс  импульс (фиг. 2л),

который запрещает прохождение через элемент ЗАПРЕТ 6 сигналов единичного уровн . После возвращени  счетных триггеров в исходное состо ние устройство вновь готово к проведению контрол .

Работа устройства при исходном ненулевом состо нии триггеров 2 регистра 1 происходит следующим образом (интервал времени t2 - 13 на фиг. 2). Такой вариант возможен, если по одной из шин, например шине 3-N, к моменту времени t2 прошла помеха. В этом случае на выходе триггера 2-М по витс  единичный сигнал (фиг. 2ж), Така  же ситуаци  возможна, если по одной или нескольким шинам в предыдущем такте работы устройства не поступил импульс контролируемой серии.

Тогда первый же импульс из очередной контролируемой серии поступит на вход счетного триггера, который изменит свое состо ние (фиг. 2ж), и по данному перепаду сигналов на выходе блока 10 формируетс  импульс (фиг. 2и), который через.элемент ЗАПРЕТ 6 поступает на выходную шину 7 устройства, сигнализиру  о сбойной ситуа- ции. Дальнейша  работа устройства протекает аналогично алгоритму работы при возникновении ложного импульса.

Таким образом, использование предлагаемого устройства дл  контрол  серий им- пульсов обеспечивает возможность проведени  достоверного контрол  за счет обнаружени  ложных импульсов внутри контролируемых серий и пропажи импульсов контролируемой серии. Причем обнару- жение ложных импульсов устройством происходит как при возникновении отдельного ложного импульса, так и при одновременном возникновении на разных входных

шинах ложного и рабочего импульсов. Кроме того, после обнаружени  сбойной ситу- ации устройство продолжает осуществл ть контроль серии импульсов, прин в зз начало контролируемой серии очередной последующий импульс.

Отсутствие элементов формировани  входных импульсов по длительности снимает ограничение на длительность и взаимное расположение во времени сигналов импульсных последовательностей.

Кроме того, возможен контроль устройством коротких помеховых импульсов, достаточных по длительности дл  срабатывани  счетного триггера.

Claims (1)

1. Формула изобретени 

   Устройство дл  контрол  серий импульсов , содержащее регистр пам ти, выполненный на триггерах, входы обнулени  которых объединены между собой, формирователь импульсов, подключенный входом к выходу элемента ИЛИ, и элемент И. о т - личающеес  тем, что, с целью повышени  достоверности контрол  серий, счетные входы триггеров регистра подключены к соответствующим входным шинам устройства , а выходы регистра - к попарно объединенным соответствующим входам элемента И и блока формировани  импульсов по задним фронтам сигналов, соединенного выходом с пр мым входом элемента ЗАПРЕТ, инверсный вход и выход которого подключены соответственно к выходу формировател  импульсов и первому входу элемента ИЛИ, подключенного своими вторым и третьим входами к обнул ющей шине устройства и выходу элемента И, а выходом - к объединенным входам обнулени  триггеров регистра пам ти.

   Фиг. 2