SU1709256A1 - Способ контрол логических устройств - Google Patents

Способ контрол логических устройств Download PDF

Info

Publication number
SU1709256A1
SU1709256A1 SU894681643A SU4681643A SU1709256A1 SU 1709256 A1 SU1709256 A1 SU 1709256A1 SU 894681643 A SU894681643 A SU 894681643A SU 4681643 A SU4681643 A SU 4681643A SU 1709256 A1 SU1709256 A1 SU 1709256A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
correlation
portrait
output
generator
Prior art date
Application number
SU894681643A
Other languages
English (en)
Inventor
Станислав Степанович Тарашкевич
Владимир Михайлович Соловьев
Юрий Константинович Воронов
Владимир Борисович Шаповал
Original Assignee
Киевское Высшее Инженерное Радиотехническое Училище Противовоздушной Обороны
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Киевское Высшее Инженерное Радиотехническое Училище Противовоздушной Обороны filed Critical Киевское Высшее Инженерное Радиотехническое Училище Противовоздушной Обороны
Priority to SU894681643A priority Critical patent/SU1709256A1/ru
Application granted granted Critical
Publication of SU1709256A1 publication Critical patent/SU1709256A1/ru

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

Изобретение относитс  к технической диагностике и может быть использовано при контроле интегральных логических схем и цифровых устройств, построенных на их основе. Цель изобретени  - повышение достоверности контрол  технического состо ни  логических устройств за счет определени  суммарной, взаимной коррел ционной функции входов и выходов (коррел ционного портрета) контролируемого устройства. Дл  определени  коррел ционного портрета на первый информационный вход объекта контрол  (ОК) подаютИзобретение относитс  к технической диагностике и может быть использовано при контроле интегральных логических схем и цифровых устройств, построенных нз их основе.Цель изобретени  - повышение достоверности контрол  технического состо ни  логических устройств.Способ основан на использовании коррел ционного анализа дл  определени  технического состо ни  логических уст-входное тестовое воздействие в виде псевдослучайной последовательности, при этом на информационных выходах ОК за счет реакции на входное воздействие по вл ютс  импульсы напр жени . Эти импульсы суммируют и определ ют парциальную взаимную коррел ционную функцию импульсного тестового воздействи  на первом входе ОК и просуммированных импульсов напр жени  со всех выходов. Повтор ют аналогичную последовательность операций дл  второго и всех последующих входов ОК. Использу  коррел тор, работающий в режиме накоплени , определ ют суммарную взаимную коррел ционную функцию как сумму парциальных взаимных коррел ционных функций, котора  и  вл етс  коррел ционным портретом. Сравнива  полученный коррел ционный портрет ОК. с эталонным коррел ционным портретом, определ ют техническое состо ние ОК. Устройство содержит генератор 4 тестовых воздействий, объект 10 контрол , коммутатор 9, формирователи 8, 14 строба, сумматор 11, коррел тор 12, генератор 15 эталонных реакций, блок 16 сравнени . 7 ил.ройств. Взаимна  коррел ционна  функци  логического устройства (нелинейного элемента) по цепи вход-выход может быть определена из выражени Ry.x(r)=y/ x(t)y(t-r)dt.VIО Ою01ONгде x(t) - входной тестовый сигнал в' виде импульсов псевдослучайной последовательности,-

Description

y(t) - выходной сигнал в виде импульсов напр жени ;
Т - врем  интегрировани , равное длительности псевдослучайной последовательности .
В общем случае дл  объекта контрол , имеющего N входов и М выходов, при воздействии входного тестового сигнала xft) на одном из входо на выходах по вл ютс  сигналы y(t),j 1,М как реакции на входной сигнал. Суммарный выходной сигнал
Y(t)l y(t).
-1
Парциальную взаимную коррел ционную функцию объекта контрол  определ ют как взаимную коррел ционную функцию импульсного входного тестового воздействи  на одном из входов и суммой импульсов напр жени  всех выходов (реакции на этот сигнал)
R,(tr)| /x(t)Y(t-r)dr.
Суммарна  взаимна  коррел ционна  функци  объекта контрол  определ етс 
Rj(r) Ri(r)-b...-bRN-l(r) +
+ RN() Z Ri()
Значение суммарной взаимной коррел ционной функции, полученное коррел тором в режиме накоплени , позвол ет оценить техническое состо ние логического устройства. Дл  исправного объекта контрол  выполн етс  условие
,
где Rjg - эталонное значение суммарной взаимной коррел ционной функции объекта контрол ;
среднеквадратическое отклонение суммарной взаимной коррел ционной функции от RJJ,, полученное на основе статистической обработки результатов измерений на исправных объектах контрол . Невыполнение этого услови  говорит о неисправности контролируемого логического устройства.
Измерение суммарной взаимной коррел ционной функции - коррел ционного портрета объекта контрол  реализуют в следующей последовательности. На первый
информационный вход объекта контрол  подают входное тестовое воздействие в виде псевдослучайной последовательности (ПСП). На информационных выходах за счет
реакции элементов на это воздействие по вл ютс  импульсы напр жени . Эти импульсы суммируют и определ ют парциальную взаимную коррел ционную функцию импульсного входного тестового
0 воздействи  и просуммированных импульсов напр жени  всех выходов, аналогично повтор ют эту последовательность операций с вторым входом и т.д. до последнего входа включительно. На коррел торе, работающем в режиме накоплени , определ ют суммарную взаимную коррел ционную функцию - коррел ционный портрет как сумму парциальных взаимных коррел ционных функций. Этот коррел ционный портрет  вл етс  выходной реакцией объекта контрол , которую сравнивают с эталонной реакцией, и по результату сравнени  определ ют техническое состо ние объекта контрол . Эталонную реакцию получают
5 предварительно с использованием эталонного устройства, либо расчетным путем.
На фиг.1 приведена блок-схема устройства дл  реализации способа; на фиг,2 эпюры , по сн ющие работу устройства; на
0 фиг.З - пример реализации генератора тестового воздействи ; на фиг.4 - пример реализации коммутатора; на фиг.5 - пример реализации генератора эталонных реакций; на фиг.б пример реализации блока сравне5 ни ; на фиг.7 - вид парциальной и суммарной коррел ционных функций дл  логического элемента 2И-НЕ.
Устройство дл  реализации способа контрол  логических устройств содержит генератор 1 одиночных импульсов, тактовый генератор 2, первую схему 3 И, генератор 4 тестовых воздействий, схему 5 задержки, инвертор б, вторую схему И 7, первый формирователь 8 строба, коммутатор 9, объект
5 10 контрол , сумматор 11, коррел тор 12, третью схему И 13, второй формирователь 14 строба, генератор 15 эталонных реакций, блок 16 сравнени , схему ИЛИ 17, индикатор 18. Причем первый 1-1 и второй 1-2
0 входы генератора 1 одиночных импульсов соединены с контактами переключател  Пуск, первый 1-1 выход генератора 1 одиночных импульсов соединен с первым 4-1 входом генератора 4 тестовых воздействий,
5 с первым 8-1 входом первого формировател  8 строба, первым 9-1 входом коммутатора 9, первым 17-1 входом схемы ИЛИ 17, первым входом генератора 15 эталонных реакций, четвертым входом блока 16 сравнени , второй 1-2 выход генератора 1 одиночных импульсов подключен к зторому 3-2 входу первой схемы И 3, первый 3-1 вход которой соединен с выходом схемы 5 задержки , с входом инвертора 6, с вторым 9-2 входом коммутатора 9, аыход тактового генератора 2 подключен к третьему 3-3 входу первой схемы И 3, выход которой соединен с вторым 4-2 входом генератора А тестовых воздействий, второй 4-2 выход которого подключен к входу схемы 5 задержки, а первый 4-1 выход подключен к третьему 9-3 входу коммутатора 9 и к второму 12-2 входу коррел тора 12, первый 12-1 вход которого соединен с выходом сумматора 11, информационный вход которого гюдключен к информационному выходу объекта 10 контрол , информационный вход которого соединен с выходом коммутатора 9, второй выход которого подключен к первому 13-1 входу третьей схемы И 13 и к первому 7-1 входу второй схемы И 7, выход которой соединен с вторым 8-2 входом первого формировател  8 строба, выход которого подключен к четвертому 3-4 входу первой схемы И 3, второй 7-2 вход второй схемы И 7 подключен к второму 12-2 выходу коррел тора 12 и к второму 13-2 входу третьей схемы И 13, выход которой соединен с первым 14-1 входом второго формировател  14 строба, второй 14-2 вход которого соединен с выходом схемы ИЛИ 17, а выход соединен с вторым 15-2 входом генератора 15 эталонных реакций, первый 15-1 выход которого соединен с вторым 17-2 входом схемы ИЛИ 17, третий 15-3 вход подключен к первому 12-1 выходу коррел тора 12, второй 15-2 выход генератора 15 эталонных реакций подключен к третьему 16-3 входу блока 16 сравнени , второй информационный 16-2 вхрд которого подключен к информационному выходу генератора 15 эталонных реак-. ций, а первый информационный 16-1 вход подключен к информационному выходу коррел тора 12, третий 12-3 вход которого соединен с вь1ходом инвертора 6, вход индикатора 18 соединен с выходом блока 16 сравнени .
Генератор 4 тестовых воздействий содержит счетчики 19-21, запоминающее устройство 22, элел«енты ИЛИ 23, 24. Коммутатор 9 содержит счетчик 25, дешифратор 26, инверторы 27i...27n, элементы И 28i...28n. Генератор 15 эталонных реакций содержит элементы И 2У, 32, счетчики 30, 31, запоминающее устройство 33. Блок 16 сравнени  содержит цифровые компараторы 34,35. элементы ИЛИ 36,39, триггеры 37, 38, элемент НЕ 40, линию 41 задержки.
В качестве коррел тора 12 может быть использован серийный прибор дл  исследовани  коррел ционных характеристик X 64 .
Устройство работает следующим образом .
5При включении питани  состо ние устройства не определено. При нажатии кнопки Пуск (фиг,1) генератор 1 одиночных импульсрв вырабатывает импульс положительной пол рности (фиг.2а), который устанавливает генератор 4 тестовых воздействий, коммутатор 9, второй формирователь 14 строба, генератор 15 эталонных реакций, блок 16 сравнени  в нулевое состо ние , а первый формирователь 8 строба - в
5 единичное состо ние, при этом горит зеленый светодиод индикатора 18, обеспечено исходное состо ние.
К моменту окончани  действи  импульса на выходе 1 генератора 1 одиночных импульсов импульс, снимаемый с второго инверсного выхода 1-2, блокирует первую схему И 3, котора  до установки исходного состо ни  запрещает прохождение тактовых импульсов (фиг.2б} с выхода генератора
5 2 тактовых импульсов на второй вход генератора 4 тестовых воздействий. По окончании действи  импульса отрицательной пол рности на выходе схемы 5 задержки {фиг.2в) перва  схема ИЗ разблокируетс  и
0 разрешает прохождение тактовых импульсов на второй 4-2 вход генератора 4 тактовых воздействий (фиг.2г). Импульс отрицательной пол рности с выхода схемы 5 задержки задним фронтом через инвертор
5 6 обеспечивает включение коррел тора 12, поступа  на вход 12-3 коррел тора 12, по этому же импульсу коммутатор 9 обеспечивает подачу тестового сигнала на первый вход объекта 10 контрол  с выхода 4-1 гене0 ратора 4 тестовых воздействий (фиг.2д).
Выходна  реакци  в виде импульсов напр жени  на М выходах объекта 10 контрол  суммируетс  в сумматоре 11 и поступает н первый вход 12-1 коррел тора 12, на
5 второй 12-2 вход которого поступает такой же, как и на вход объекта 10 контрол , тег;-, товой сигнал (фиг.2д). Коррел тор 12 определ ет парциальную взаимную коррел ционную функцию импульсного
0 входного тестового воздействи  на первом входе объекта 10 контрол  и просуммиро-. ванных импульсов напр жени  всех М выходов (фиг.2е). Длительность тестового воздействи  - 2048 тактов. Коррел тор работает в режиме накоплени . По окончании тестового воздействи  на выходе генератора 4 тестовых воздействий формируетс  импульс обнулени  счетчиков 19-21 (фиг.З), который на врем  определени  в коррел торе 12 парциальной взаимной коррел ционной функции через схему 5 задержки блокирует прохождение тактовых импульсов на генератор 4 тестовых воздействий (фиг.2в,е). По окончании определени  парциальной взаимной коррел ционной функции на выходе 12-2 коррел тора 12 формируетс  импульс Конец измерени  (фиг.2ж). Задним фронтом импульса на выходе схемы 5 задержки запускаетс  коррел тор 12, коммутатор 9 по второму импульсу на его входе подключает на второй вход объекта 10 контрол  импульсы тестового воздействи  с выхода генератора 4 тестовых воздействий, формирование которых начинаетс  с момента окончани  импульса отрицательной пол рности на выходе схемы 5 задержки. Процесс определени  второй парциальной взаимной коррел ционной функции происходит аналогично . Кроме того, одновременно с ее вычислением происходит и суммирование с первой парциальной взаимной коррел ционной функцией. После определени  N-1 парциальных взаимных коррел ционных функций и их суммы коммутатор 9 подключает N-вход объекта 10 контрол  дл  прохождени  тестового воздействи . С выхода коммутатора 9 на вход 7-1 второй схемы И 7 и на первый 13 вход третьей схемы И 13 прикладываетс  высокий уровень напр жени  (фиг.2з), который разрешает прохождение импульса Конец измерени  с выхода 12-2 коррел тора 12 на вход 8-2 первого 8 и вход 14-1 второго 14 формирователей строба. По этому импульсу первый формирователь В строба устанавливаетс  в нулевое состо ние (фиг.2л) и тем самым блокирует прохождение тактовых импульсов на генератор 4 тактовых импульсов, а второй формирователь 14 устанавливаетс  в единичное Состо ние (фиг.2к) и разблокирует прохождение импульсов Считывание 100 Гц с первого выхода 12-1 коррел тора 12 через злемент И 29 на счетный вход счетчика 30, кроме того, эти импульсы поступают на вход 16 блока 16 сравнени  с выхода элемента И 28 (фиг.5). С приходом первого импульса Считывание 100 Гц на вход счетчика 30 (фиг.б) задаетс  первый адрес первого отсчета эталонного коррел ционного портрета, хран щегос  в ППЗУ 33 (фиг.5). Этим же импульсом выбираетс первый отсчет измеренного коррел ционного портрета из коррел тора 12. Отсчеты поступают параллельными кодами на блок 16 сравнени  (фиг.б), где в цифровых компараторах 34, 35 происходит их сравнение. Результат сравнени  по вл етс  на выходе триггера 37 спуст  врем , равное задержке в линии
41 задержки импульсов Считывание 100 Гц с выхода элемента И 29 и на врем  окончани  переходных процессов в цифровых компараторах 34 и 35. В случае хот  бы
одного несовпадени  триггеры 37, 38, элемент ИЛИ 39, элемент НЕ 40 обеспечивают изменение состо ни  D-триггера 18 на противоположное - горит красный светодиод, в случае совпадени  - горит посто нно зеленый светодиод.
После сравнени  100 отсчетов элемент И 32 (фиг.5) формирует сигнал окончани  сравнени  (фиг,2и), который переводит второй формирователь 14 строба в нулевое состо ние (фиг.2к), чем запрещаетс  прохождение импульсов Считывание 100 Гц на блок 16 сравнени , и процесс измерени  заканчиваетс .
Применение способа иллюстрируетс 
на примере контрол  двухвходового логического элемента 2И-НЕ (микросхема 155ЛАЗ). Парциальна  взаимна  коррел ционна  функци , полученна  на каждом выходе элемента, показана на фиг.7а, суммарна  коррел ционна  функци  на двух выходах - на фиг.7б (дл  исправного элемента ). При наличии неисправности, привод щей к снижению уровн  логической 1 элемента, неисправность про вл етс  в виде искажени  формы суммарной взаимной коррел ционной функции (фиг.7),

Claims (1)

  1. Формула изобретени  Способ контрол  логических устройств,
    включающий подачу на контролируемое устройство напр жени  питани , подачу на входы контролируемого логического устройства импульсного тестового воздействи , вычисление взаимной коррел ционной функции импульсного тестового воздействи  и сигнала, характеризующего реакцию контролируемого логического устройства, отличающийс  тем, что, с целью повышени  достоверности контрол  технического состо ни  логических устройств, суммируют .импульсные сигналы со всех выходов контролируемого устройства при подаче импульсного тестового воздействи  на каждый из его входов, вычисл ют парциальную взаимную коррел ционную функцию импульсного тестового воздействи  по каждому входу и суммы выходных импульсов со всех выходов контролируемого устройства, суммируют парциальные взаимные коррел ционные
    функции, сравнивают полученную суммарную взаимную коррел ционную функцию с эталонным значением и по результатам сравнени  делают вывод о техническом состо нии контролируемого устройств.
    a и
    n
    К БД.ИЗ
    4.
    30
    и
    31
    f5
    К5л.16
    л
    «0«
    32
    L..
    Щи г. 5
    Щи г. В
    )k
    ЩигЛ
SU894681643A 1989-03-13 1989-03-13 Способ контрол логических устройств SU1709256A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894681643A SU1709256A1 (ru) 1989-03-13 1989-03-13 Способ контрол логических устройств

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894681643A SU1709256A1 (ru) 1989-03-13 1989-03-13 Способ контрол логических устройств

Publications (1)

Publication Number Publication Date
SU1709256A1 true SU1709256A1 (ru) 1992-01-30

Family

ID=21443001

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894681643A SU1709256A1 (ru) 1989-03-13 1989-03-13 Способ контрол логических устройств

Country Status (1)

Country Link
SU (1) SU1709256A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1260885, кл. G 01 R 31/28. 1983.Авторское свидетельство СССР № 1552138, кл.С 01 R31/28, 1988. *

Similar Documents

Publication Publication Date Title
SU1709256A1 (ru) Способ контрол логических устройств
US4017794A (en) Circuit for measuring time differences among events
SU1676076A1 (ru) Устройство дл контрол серий импульсов
SU1394164A1 (ru) Измеритель волнового сопротивлени линии задержки
RU2022455C1 (ru) Формирователь последовательности временных интервалов и пауз между ними
SU864538A1 (ru) Устройство допускового контрол
SU1712905A1 (ru) Устройство дл контрол межконтактного монтажа соединителей (разъемов) радиоэлектронных изделий
SU620022A1 (ru) Устройство дл контрол триггеров
SU1166053A1 (ru) Устройство дл измерени длительности одиночного импульса
SU993168A1 (ru) Устройство дл контрол логических узлов
RU2262800C1 (ru) Устройство для измерения и контроля амплитудно-частотной характеристики четырехполюсника
RU2325684C2 (ru) Устройство для контроля средств связи
SU1157544A1 (ru) Устройство дл функционально-параметрического контрол логических элементов
SU1388871A1 (ru) Устройство дл контрол и диагностики цифровых блоков
SU1354194A1 (ru) Сигнатурный анализатор
SU477412A1 (ru) Устройство дл проверки логических субблоков
SU708253A1 (ru) Устройство дл измерени временных интервалов
SU323761A1 (ru) УСТРОЙСТВО дл УСТРАНЕНИЯ НЕОДНОЗНАЧНОСТИ
SU940088A1 (ru) Устройство дл контрол переходного сопротивлени электрических контактов коммутационных изделий
SU1277385A1 (ru) Г-триггер
SU658509A1 (ru) Устройство дл контрол логических блоков
SU746182A1 (ru) Отсчетно-измерительное устройство
RU1812514C (ru) Устройство цифрового измерени частоты
SU970281A1 (ru) Логический пробник
RU77696U1 (ru) Устройство для контроля временных рассогласований импульсных последовательностей