SU1195308A1 - Логический пробник - Google Patents

Логический пробник Download PDF

Info

Publication number
SU1195308A1
SU1195308A1 SU833673948A SU3673948A SU1195308A1 SU 1195308 A1 SU1195308 A1 SU 1195308A1 SU 833673948 A SU833673948 A SU 833673948A SU 3673948 A SU3673948 A SU 3673948A SU 1195308 A1 SU1195308 A1 SU 1195308A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
unit
outputs
logical
input
Prior art date
Application number
SU833673948A
Other languages
English (en)
Inventor
Diana G Dobrovinskaya
Igor A Erasov
Vitalij S Punkevich
Original Assignee
Penzenskij Vni T I Priborostr
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Penzenskij Vni T I Priborostr filed Critical Penzenskij Vni T I Priborostr
Priority to SU833673948A priority Critical patent/SU1195308A1/ru
Application granted granted Critical
Publication of SU1195308A1 publication Critical patent/SU1195308A1/ru

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Description

Изобретение относится к контрольно-измерительной технике и может быть использовано при наладке.
контроле и диагностике цифровых устройств, выполненных на интег- ί ральных микросхемах. Цель изобретения - повышение достоверности контроля путем селекции помех. Устройство содержит блок 1 компараторов, блок 2 логической обработки и индикации, блок 3 обнаружения третьего состояния, блок 4 контроля длительности фронта, два селектора по-, мех 5 и 6, выполненных на одновибраторах 7 и 8, КЗ -триггерах 9 и 10, О-триггерах 11 и 12, и ключ 13. Поставленная цель достигается введением ключа 13 и двух селекторов помех 5 и 6 и соответствующими функциональ ными. межэлементными св я зями.: Работа устройства поясняется по временным диаграммам, приведенным в описании изобретения. 2 ил.
ϊ
1195308
2
Изобретение относится к контрольно-измерительной технике и может быть использовано при наладке, контроле и диагностике цифровых устройств, выполненных на интегральных микросхемах.
Цель изобретения - повышение достоверности контроля за счет селекции помех.
На фиг.1 представлена блок-схема предлагаемого устройства; на фиг.2 временные диаграммы.
Пробник содержит блок 1 компараторов, блок 2 логической обработки и индикации, блок 3 обнаружения третьего состояния, блок 4 контроля и длительности фронта, два селектора помех 5 и 6, выполненных на одновибраторах 7 и 8, Я5 -триггерах 9 и 10, О-триггерах 11 и 12, и ключ 13. Выходы блока 1 компараторов соединены с первым и вторым входами блока 2 логической обработки и индикации, третий вход которого соединен с выходом блока 3 обнаружения третьего состояния, четвертый, пятый и шестой входы соединены соответственно с выходами блока 4 контроля длительности фронта и первого 5 и второго 6 селекторов помех. Первые входы одновибраторов 7 и 8 соединены с выходами блока 1 компараторов, вторые входы - с пятыми шестым входами блока 2 логической обработки и индикации, а выходы - с 5-входами Р5 -триггеров 9 и 10, выходы которых соединены с П-входами Ό -триггеров 11 и 12,
Й-входы которых соединены с ключом 13.
Логический пробник работает следующим образом,
В исходном состоянии хлюч 13 обеспечивает подачу на К -входы триггеров 11 и 12 уровня логической единицы, устанавливая таким образом триггеры 11 и 12 в нулевое состояние .
Блок 1 компараторов анализирует входной сигнал, сравнивая его с пороговыми значениями логического нуля и логической единицы, и вырабатывает на двух своих выходах различные логические уровни. Если уровень входного сигнала находится выше уровня логической единицы, то на обоих выходах блока 1 компараторов устанавливается уровень логической
единицы, если уровень входного сигнала меньше уровня логического нуля, то на этих двух выходах устанавливается уровень логического нуля, а при уровне входного сигнала больше логического нуля и меньше логической Единицы на первом и втором выходах блока 1 компараторов устанавливаются уровни логического нуля и логической единицы соответственно.
Цри наличии контакта входа пробника с испытуемой логической цепью (за исключением, когда выходной элемент в испытуемой цепи находится в третьем, высокоимпедансном состоянии) блок 3 обнаружения третьего сос· )тояния выдает на вход блока 2 логическбй обработки и индикации сигнал, соответствующий наличию контакта с испытуемой цепью, тем самым разрешая работу блока 2 логической обработки и индикации. Блоки 3 и 4 выполнены аналогично прототипу. В случае отсутствия контакта с испытуемой цепью ^третье состояние^ ' сигнал с блока 3 обнаружения третье го состояния останавливает работу !и включает соответствующий индикатор блока 2 логической обработки и индикации, который анализирует выходные уровни, поступающие на его входы с блока 1 компараторов, и включает соответствующие индикаторы, показывающие, в какой зоне значений находится входной сигнал пробника. Кроме того, блок 2 логической обработки и индикации обеспечивает подсчет количества изменений входного сигнала и соответствующую этому подсчету- индикацию. Блок 2 выполнен аналогично соответствующему блоку в прототипе, где используется элемент 6 ИЛИ.
При поступлении на вход пробника фронта импульса, который по длительности больше, чем эталонное значение длительности фронта импульса в испытуемом устройстве, срабатывав ет блок 4 контроля длительности фронта, сигнал с выхода которого останавливает работу и включает соответствующий индикатор блока 2 логической обработки и индикации,·
На фиг.2 приняты следующие обозначения: вход А пробника; первый
выход В блока ! компараторов; второй выход С блока 1 компараторов;
выход ΰ одновибратора 7; выход Е
3
1195308
4
одновибратора 8; выход Р ключа 13; выход Ц триггера 9; выход Н триггера 11; выход 3 триггера 10; выход К триггера 12.
Блок 1 компараторов выполнен та- 5 ким образом, что в исходном состоянии (до подключения входа пробника к исследуемой цепи) уровень сигнала на входе пробника находится выше уровня логического нуля, но ниже ' 10 уровня, логической единицы, что соответствует наличию уровней логического нуля на первом и логической единицы на втором выходах блока 1 компараторов. 15
На фиг.2а приведена временная диаграмма работы пробника в случае подключения его в логическую цепь, состояние которой в данный момент, времени соответствует логической 20
единице. Перепад (фронт) сигнала из логического нуля в логическую единицу на первом выходе блока 1 компараторов приводит к срабатыванию одновибратора 7. Импульс с вы- 25 хода одновибратора 7 устанавливает триггеры 9 и .10 в состояние логической единицы и логического нуля соответственно. Триггеры 11 и 12 установлены в состояние логического зд нуля уровнем логической единицы на их Й -входах, подаваемым через ключ
13. Время переключения ключа 13 определяет начало контроля исследуемой цепи на предмет обнаружения и селек- 35 ции помех с помощью предлагаемого 'пробника. Изменение сигнала на входе пробника из состояния логической единицы в состояние логического нуля приводит к появлению на первом и ^втором выходах блока 1 компараторов '.уровней логического нуля. Наличие перепада сигнала на втором выходе блока I компараторов из состояния логической единицы в состояние логического нуля приводит к срабатыванию 45 одновибратора 8,что в свою очередь приводит к установке на выходах триггеров 9 и 10 уров ней логического нуля и логической единицы соответственно. Кроме того, 50
подтверждается состояние логического нуля на выходе триггера 12, так как к моменту прихода переднего фронта импульса с одновибратора 8 на С-вход триггера 12 на его Ώ -входе еще при- 55 сутствовал уровень логического нуля.
При следующем изменении входного сигнала пробника срабатывает одновибратор 7, ймпульсв выхода которого устанавливает триггеры 9 и 10 в состояния логической единицы и логического нуля соответственно. При появлении помехи на уровне логической единицы на входе Цробника появляется импульс (по длительности равный времени нахождения входного сигнала между уровнями логического нуля и логической единицы) на первом выходе блока 1 компараторов, что приводит к срабатыванию одновибратора 7.
Импульс с выхода одновибратора 7 подтверждает предыдущее состояние триггеров 9 и 10, а также переключает триггер 11 в состояние логической единицы. Уровень логической единицы с выхода триггера 11 останавливает работу и включает соответствующий наличию помехи на уровне логической единицы входного сигнала индикатор блока 2. Одновременно этот же сигнал с выхода триггера 11 подается на управляющий вход одновибратора 8 и запрещает его работу. Обнаружение и селекция помехи на уровне логического нуля входного сигнала осуществляется аналогичным образом. Временные диаграммы, поясняющие работу . пробника в этом случае, приведены на фиг.26.

Claims (1)

  1. Формула изобретения
    Логический пробник, содержащий блок логической обработки и индикации, блок компараторов, блок обнаружения третьего состояния, блок контроля длительности фронта, первый и второй входы· которого соединены соответственно с первым и вторым выходами блока компараторов и с первым.и вторым входами блока логической обработки и индикации,третий вход которого соединен с выходом блока обнаружения третьего состояния, вход которого соединен с входом блока компараторов и с входом устройства, выход блока контроля длительности фронта соединен с четвертым входом блока логической обработки и индикации, отличающийся тем, что, с целью повышения достоверности контроля за счет селекции , помех, в него введены ключ и два селектора помех, каждый из которых содержит одновибратор, -триггер
    5 1195308 6
    и Б -триггер, К-Вход которого через ключ соединен с источником логического нуля й логической единицы, выходы В -триггеров первого и второго селектора помех соединены соответственно с пятым и шестым входами блока логической обработки и индикации, первые входы одновибраторов первого и второго селектора помех соединены соответственно с первым и вторым выходами блока компараторов , вторые входы с шестым и пятым
    входами блока логической обработки и индикации соответственно, а выходы - с 8 -входами соответствующих Ц6 -триггеров, выходы которых соеди5 йены с О-входами соответствующих Б-триггеров, С-входы которых соединены с выходами соответствующих одновибраторов, К-входы Κδ-триггеров первого и второго селекторов помех
    10 соединены с выходами одновибраторов соответственно.второго и первого ' селекторов помех.
SU833673948A 1983-12-12 1983-12-12 Логический пробник SU1195308A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833673948A SU1195308A1 (ru) 1983-12-12 1983-12-12 Логический пробник

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833673948A SU1195308A1 (ru) 1983-12-12 1983-12-12 Логический пробник

Publications (1)

Publication Number Publication Date
SU1195308A1 true SU1195308A1 (ru) 1985-11-30

Family

ID=21093382

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833673948A SU1195308A1 (ru) 1983-12-12 1983-12-12 Логический пробник

Country Status (1)

Country Link
SU (1) SU1195308A1 (ru)

Similar Documents

Publication Publication Date Title
SU1195308A1 (ru) Логический пробник
US3505593A (en) Method and apparatus for testing and adjusting delay lines by digital techniques
US3056108A (en) Error check circuit
US4096471A (en) Method and apparatus for transfer of asynchronously changing data words
SU1059550A1 (ru) Устройство дл поиска неисправностей
SU538484A1 (ru) Селектор информационных импульсов
SU970281A1 (ru) Логический пробник
SU1676076A1 (ru) Устройство дл контрол серий импульсов
SU1298750A1 (ru) Устройство дл обнаружени сост заний в синхронизируемых дискретных блоках
SU450138A1 (ru) Устройство дл поиска неисправностей
SU1388872A2 (ru) Устройство дл фиксации неустойчивых сбоев
SU1494244A1 (ru) Устройство дл группового контрол матричных соединителей
SU708246A1 (ru) Устройство дл измерени амплитуды импульсного напр жени
SU853671A1 (ru) Устройство дл контрол фазовыхиСКАжЕНий СигНАлА ВОСпРОизВЕдЕНи
SU1277117A1 (ru) Устройство дл фиксации неустойчивых сбоев
SU424319A1 (ru) Устройство для определения ориентацииэлементов
SU1726983A2 (ru) Устройство дл измерени скорости развити трещины
SU1042172A1 (ru) Устройство дл обнаружени нарушений в чередовании импульсов
SU1088143A2 (ru) Устройство дл обнаружени ошибок бипол рного сигнала
SU944112A1 (ru) Устройство дл проверки N счетчиков
SU746924A1 (ru) Коммутатор
KR100223906B1 (ko) 펄스폭 감지 회로
SU1398022A1 (ru) Устройство дл контрол системы вторичного электропитани
SU656076A1 (ru) Устройство дл поиска неисправностей в дискретных объектах
SU807491A1 (ru) Устройство дл контрол счетчика